【正文】 FPGA簡介隨著基于FPGA的EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入，EDA技術(shù)在電子信息、通信、自動控制及計(jì)算機(jī)等領(lǐng)域的重要性日益突出。此方案設(shè)計(jì)簡便、節(jié)約制作元件和成本、控制簡便等優(yōu)點(diǎn)，因此作為波形函數(shù)輸出控制方式。 ARCHITECTURE behave OF icrs ISBEGINPROCESS(clk,reset)VARIABLE tmp : STD_LOGIC_VECTOR(7 DOWNTO 0)。當(dāng)復(fù)位信號為1時(shí)，當(dāng)每當(dāng)檢測到時(shí)鐘上升沿時(shí)，計(jì)數(shù)值減1，當(dāng)減到0后賦值到最大。 THEN 檢測時(shí)鐘上升沿IF tmp=00000000 THEN tmp:=11111111。 q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 遞增運(yùn)算 END IF。 ENTITY ladder ISPORT(clk,reset:IN STD_LOGIC。139。正弦波產(chǎn)生原理：通過循環(huán)不斷地從波形數(shù)據(jù)ROM文件中依次讀取正弦波一個(gè)周期在時(shí)域上64個(gè)采樣點(diǎn)的波形數(shù)據(jù)送入波形DAC，從而產(chǎn)生正弦波。 numwords_a : NATURAL。use 。q =cqi。 THEN a=39。 THEN IF a=39。 END ch61a。（4）第四次sel的值設(shè)為3，其輸出的波形是階梯波，其仿真波形見下圖，波形遞增常數(shù)為16，結(jié)果正確。這些內(nèi)容的學(xué)習(xí)，增強(qiáng)了我對EDA設(shè)計(jì)的興趣，具備了這些基本知識，為今后的自主學(xué)習(xí)奠定了良好的基礎(chǔ)。 六、系統(tǒng)聯(lián)調(diào)測試分析通過以上各個(gè)模塊的細(xì)化和分析，最終在Quartus ‖中完成了整個(gè)系統(tǒng)的聯(lián)合調(diào)試，并通過嵌入式邏輯分析的方法回讀輸出信號的波形符合設(shè)計(jì)的要求。 USE 。 END PROCESS。 ARCHITECTURE behave OF square ISSIGNAL a:BIT。event and clk=39。 altsyncram_ponent : altsyncram GENERIC MAP ( address_aclr_a = NONE, init_file = , intended_device_family = Cyclone, 參數(shù)傳遞映射 lpm_hint = ENABLE_RUNTIME_MOD=NO, lpm_type = altsyncram, numwords_a = 64, 數(shù)據(jù)數(shù)量64 operation_mode = ROM, LPM模式ROM outdata_aclr_a = NONE, 無異步地址清零 outdata_reg_a = UNREGISTERED, 輸出無鎖存 widthad_a = 6, 地址線寬度6 width_a = 8, 數(shù)據(jù)線寬度8 width_byteena_a = 1 ) PORT MAP ( clock0 = inclock, address_a = address, q_a = sub_wire0 )。 init_file : STRING。正弦波模塊正弦波模塊由三個(gè)部分組成：6位地址發(fā)生器、正弦信號數(shù)據(jù)ROM和原理圖頂層設(shè)計(jì)文件。039。階梯波設(shè)計(jì)的是數(shù)據(jù)的遞增是以一定的階梯常數(shù)向上增加，所以輸出的波形呈現(xiàn)是成階梯狀的，而不是，完全呈現(xiàn)是直線增長。 THEN IF tmp=11111110 THENtmp:=11111111。模塊程序如下：LIBRARY IEEE。 THEN tmp:=11111111。 END PROCESS。 USE 。波形函數(shù)輸出控制方式選擇利用VHDL語言寫出數(shù)據(jù)選擇器，然后每種函數(shù)發(fā)生器的輸出和數(shù)據(jù)選擇器輸入相連接，通過控制開關(guān)選擇對應(yīng)的波形輸出。二、題目分析要求設(shè)計(jì)一個(gè)函數(shù)發(fā)生器，該函數(shù)發(fā)生器能夠產(chǎn)生遞增斜波、遞減斜波、方波、三角波、正弦波、及階梯波，并且可以通過選擇開關(guān)選擇相應(yīng)的波形輸出；系統(tǒng)具有復(fù)位的功能；通過按鍵確定輸出的波形及確定是否輸出波形。遞增斜波模塊遞增斜波icrs的VHDL程序如附錄所示，其中clk是輸入時(shí)鐘端口，reset為輸入復(fù)位端口，q為八位二進(jìn)制輸出端口。EVENT AND clk=39。USE 。