【正文】 ................................................................. 10 十、附錄（源程序） .................................................................... 10 1 一、 題目分析 用 Verilog 設(shè)計(jì)一個(gè)多功能的數(shù)字鐘，具體功能為： （ 1）、計(jì)時(shí)功能：時(shí)、分、秒的計(jì)時(shí)； （ 2）、校時(shí)功能：對(duì)時(shí)、分、秒進(jìn)行手動(dòng)調(diào)整以校準(zhǔn)時(shí)間； （ 3）、整點(diǎn)報(bào)時(shí)功能：每逢整點(diǎn)，由蜂鳴器產(chǎn)生 2 秒的“滴 滴”的報(bào)時(shí)音。 ELSIF CLK39。 USE 。 ELSIF CLKM39。 USE 。EVENT AND CLKH=39。 ALARM:OUT STD_LOGIC)。 八、課程總結(jié) 隨著電子設(shè)計(jì)自動(dòng)化技術(shù)的普及，利用 EDA 技術(shù)進(jìn)行數(shù)字電路課程設(shè)計(jì)，不僅可以很好地鍛煉學(xué)生的綜合設(shè)計(jì)開發(fā)能力和動(dòng)手能力，從而激發(fā)學(xué)生的學(xué)習(xí)興趣，還可以大大節(jié)約數(shù)字電路課程設(shè)計(jì)實(shí)驗(yàn)的成本，提高設(shè)計(jì)效率。北京：科學(xué)出版社， 2020. 十、附錄（源程序） TOPCLOCK（主程序） LIBRARY IEEE。 ENMIN:OUT STD_LOGIC)。 END。ENSEC=39。 SET1:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。ENMIN=39。 SET1:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 HOUR(3 DOWNTO 0)=0000。 AND (SEC=00000000 OR SEC=00000001) THEN ALARM=CLK1。 ARCHITECTURE A OF ALARM1 IS 報(bào)時(shí)結(jié)構(gòu)體 BEGIN PROCESS(CLK1,SEC,MIN,RESET) BEGIN IF MIN=00000000 AND RESET=39。THEN IF HOUR=00100011THEN HOUR=00000000。 USE 。139。 USE 。139。 u3:HOUR1 12 PORT MAP(RESET=RESET,SET=SETT,SET1=SET11,MINH=MINHH,HOUR=HOUR, CLKH=ENH)。 SET1: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。知道老師認(rèn)真負(fù)責(zé)的工作態(tài)度，嚴(yán)謹(jǐn)?shù)闹螌W(xué)精神和深厚的理論水平都使我獲益非淺。當(dāng)時(shí)間為整點(diǎn)時(shí)，蜂鳴器報(bào)時(shí)，時(shí)間持續(xù) 2 秒。 ENTITY ALARM1 IS 報(bào)時(shí)實(shí)體 PORT(RESET,CLK1:IN STD_LOGIC。THEN HOUR=SET1。 END。139。 END。139。 二、 選擇方案 多功能數(shù)字鐘電路的設(shè)計(jì)總體方案，時(shí)鐘脈沖為 CLK和 CLK1，CLK=1Hz，對(duì)秒進(jìn)行計(jì)數(shù)，當(dāng)秒計(jì)數(shù)為 60 時(shí)，產(chǎn)生脈沖控制分，當(dāng)分計(jì)數(shù)為 60 時(shí)對(duì)，產(chǎn)生脈沖控制時(shí)，當(dāng)時(shí)計(jì)數(shù)為 23，分為 59，秒為59 時(shí)，下一脈沖來臨時(shí)則重新計(jì)時(shí)恢復(fù)為 00 時(shí) 00 分 00 秒，并且報(bào)時(shí)，時(shí)間為兩秒，報(bào)時(shí)頻率由 CLK1 控制。EVENT AND CLK=39。 USE 。EVENT AND CLKM=39。 USE 。139。 END。因此，將 EDA 技術(shù)應(yīng)用于數(shù)字電路課程設(shè)計(jì) 10 必將成為今后數(shù)字電路實(shí)驗(yàn)課程改革的新動(dòng)向。 11 USE 。 END COMPONENT。 秒模塊 LIBRARY IEEE。139。 MIN:BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0)。139。 HOUR:BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0))。 ELSE HOUR(3 DOWNTO 0)=HOUR(3 DOWNTO 0)+1。 報(bào)時(shí)語句，持續(xù)兩秒 ELSE ALARM=39。 END。139。 USE 。EVENT AND CLKM=39。 USE 。EVENT AND CLK=39。 u2:MINUTE PORT MAP(RESET=RESET,SET=SETT,SET1=SET11,MINH=MINHH,MIN=MIN,CLKM=ENM,ENMIN=ENH)。 COMPONENT MINUTE 分元件的例化 PORT(CLKM,RESET,SET,MINH: IN STD_LOGIC。 在本次 課程 論文中，曾遇到過不少問題，如果單靠我個(gè)人的努力，很難按時(shí)完成的，在此，我衷心感謝我的指導(dǎo)老師，我學(xué)到了很多東西