【正文】 up1。 elsif up7=39。 elsif down4=39。039。 電 梯內(nèi)人請求信號并置 cc_u=39。downo6amp。 分 頻 制器的功能： 1）顯示電梯的運行狀態(tài)和所在的樓層。 end process。 基于 FPGA 的電梯控制器設(shè)計 第 29 頁 共 31 頁 致 謝 這次畢業(yè)論文能夠得以順利完成，并非我一人之功勞，是所有指導過我的老師，幫助過我的同學和一直關(guān)心支持著我的家人對我的教誨、幫助和鼓勵的結(jié)果。 else num:=num+1。 led_o_d=cc_d。 電梯外人上升請求信號并置 cc_d=downo10amp。ina4amp。 elsif down8=39。 then downo2=down2。 then upo5=up5。 then ina10=a10。039。 else q=1。 downo10=39。 elsif dd_cc0111111111 then en_up=39。039。039。139。 opendoor=39。039。 then ina7=39。139。139。 end if。 or upo6=39。 elsif dd_cc0000010000 then en_dw=39。039。 then led_c_f=0010010。139。 opendoor=39。 opendoor=39。 elsif ina3=39。039。139。 有上升請求，則電梯進入預備上升狀態(tài) elsif dd_cc0000000010 then en_dw=39。 電梯到達 2 樓，數(shù)碼管顯示 2 if updown=39。 then ina1=39。039。q1=q1+1。 開門操作 elsif en_up=39。 else door=00。 電梯運動方向信號寄存器 signal en_up,en_dw:std_logic。 電梯所在樓層顯示 led_o_u:out std_logic_vector(9 downto 0)。 2）電梯運行時顯示電梯的運行方向和所在的樓層。 稱重傳感器 電 梯一般都有一個傳感器用于判斷電梯廂是否超重，如果超重就發(fā)出報，基于 FPGA 的電梯控制器設(shè)計 第 13 頁 共 31 頁 并且電梯停止運行。 方案二：使用液晶顯示屏，液晶顯示屏顯示的內(nèi)容多，能顯示數(shù)字、英文字母，有些液晶還能顯示漢字、圖像。 內(nèi)部請求優(yōu)先控制方式 當電梯處于上升模式時，電梯先響應電梯內(nèi)乘客向上的請求，響應完所有的上升的請求之后再將電梯的模式改為下降模式，接著響應乘客下降的請求。程序設(shè)計的硬件目標器件有廣闊的選擇范圍，可以是各系列的 CPLD、 FPGA 及各種門陣列器件。 20 世紀 80 年代美國國防部開發(fā) Very High Speed Integrated Circuit—VHSIC，用于描述集成電路的結(jié)構(gòu)和功能。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進行編程。在利用 EDA 進行集成電路設(shè)計時，應采用高效率的 TOPDOWN 設(shè)計方法，即根據(jù)系統(tǒng)的行為和功能要求，自上而下地依次完成相應的描述、綜合、優(yōu)化、仿真與驗證 ，直到生成器件。本設(shè)計介紹了基于 VHDL 語言設(shè)計的電梯控制 器，并進行了電路綜合和仿真。 目前國內(nèi)七八十年代安裝的許多電梯電氣部分用繼電器接觸器控制系統(tǒng)，線路復雜，接線多，故障率高，維修保養(yǎng)難，許多已處于閑置狀態(tài)，其拽引系統(tǒng)多采用交流雙速電機系統(tǒng)換速，效率低，調(diào)速性能指標較差，嚴重影響電梯運行質(zhì)量。 工作原理 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。本篇介紹 VHDL 的語法基礎(chǔ)、用 VHDL 進行系統(tǒng)設(shè)計的基本方法、以及 VHDL 的設(shè)計實例等。并且具有多層次的設(shè)計描述功能，支持設(shè)計庫和可重復使用的元件生成。當配重質(zhì)量 電梯廂質(zhì)量，控制系統(tǒng)只需要施加少量的反向力矩，使 電梯廂勻速。當樓層很多時，離控制 器遠的金屬開關(guān)到控制器的線很長，信號容易收到干擾，而且整個系統(tǒng)很復雜成本高。 電機驅(qū)動選擇 方案一：傳統(tǒng)的電機驅(qū)動方式，使用常規(guī)的三相交流電直接驅(qū)動電機，控制核心通過控制繼電器來控制電機的轉(zhuǎn)動方向，從而控制電梯的運動方向。當燈熄滅的時候就表示電梯已經(jīng)執(zhí)行了相應的操作了。 時鐘信號 overweight,close,quick,clr : in std_logic。 電梯外人上升請求信號寄存信號 signal downo2,downo3,downo4,downo5,downo6,downo7,downo8,downo9,downo10:std_logic。039。 then door=10。 then q1=3。q1=0。 if gate1=39。039。139。 then ina2=39。039。 opendoor=39。139。039。039。 基于 FPGA 的電梯控制器設(shè)計 第 20 頁 共 31 頁 elsif dd_cc0000001111 then en_up=39。 upo5=39。039。 elsif gate6=39。139。 opendoor=39。 then if ina7=39。 opendoor=39。039。139。 or downo8=39。 end if。 elsif dd_cc0111111111 then en_up=39。139。039。 else en_up=39。 elsif a3=39。039。039。 then upo8=up8。 then downo5=down5。 end if。upo7amp。39。 entity fenping is port(clk50 : in std_logic。用 VHDL 硬件描述語言的形式進行數(shù)字系統(tǒng)的設(shè)計方便靈活，利用 EDA 軟件進行編譯優(yōu)化仿真極大地減少了電路設(shè)計時間和可能發(fā)生的錯誤。 本設(shè)計采用的正式 FPGA 來控制電梯的邏輯運行，具有編程靈活，性能可靠等優(yōu)點，而且 FPGA 在去電后配置數(shù)據(jù)自動消失，用戶可以 控制加載進程，在現(xiàn)場修改器件的邏輯功能。 end 。 dd_cc=dd or cc_u or cc_d。upo5amp。ina9amp。039。039。 elsif up4=39。 elsif a9=39。 then ina3=a3。en_dw=39。039。139。 opendoor=39。039。 then ina8=39。139。139。 end if。 or upo7=39。 elsif dd_cc0000100000 then en_dw=39。039。 then led_c_f=0000010。139。opendoor=39。 opendoor=39。 elsif ina4=39。039。139。 elsif dd_cc0000000100 then en_dw=39。 電梯到達 3 樓，數(shù)碼管顯示 3 if updown=39。 downo2=39。139。039。 then led_c_f=1001111。 elsif quick=39。updown=39。q2=0。039。 signal q1:integer range 0 to 6。 電梯外人的上升請求信號 down2,down3,down4,down5,down6,down7,down8,down9,down10 : in std_logic。其模塊電路如圖 2所示： 基于 FPGA 的電梯控制器設(shè)計 第 15 頁 共 31 頁 1 2 3 4 5 6ABCD654321DCBAT i t l eN u m be r R e v i s i o nS i z eBD a t e : 2 S e p 2 0 0 8 S he e t o f F i l e : C : \ D oc u m e n t s a nd S e t t i ng s \ A d m i n i s t r a t o r \ 桌面 \8 月 26 改板電梯 \8 月 26 改板電梯 .d d bD r a w n B y:4MC1 3 0pC2 3 0pV C CR01kR14 7k11223344S09 10 115 6 71 2 3l e d 0 l e d 1 l e d 2 l e d 3 l e d 4 l e d 5 l e d 6 l e d 7R D 11KR D 21KR D 31KR D 41KR D 51KR D 61KR D 71KD0 D1 D2 D3 D4 D5 D6 D7R D 01KR21kL E DV C CR31 0KR41 0KR51 0KR61 0KR71 0KR81 0KV C CV C C13 14 15 161284R91 0KR 1 01 0Kl e d 8 l e d 9 l e d 10 l e d 11 l e d 12 l e d 13 l e d 14 l e d 15RC01KRC11KRC21KRC31KRC41KRC51KRC61KRC71KC0 C1 C2 C3 C4 C5 C6 C7B0B1B2B3B4B5B6B7M C L R1R A 02R A 13R A 24R A 35R A 46R A 57R E 08R E 210VDD11V s s12O S C 113O S C 214RC015RC116RC217RC318R D 019R D 120RB740RB639RB538RB437RB336RB235RB134RB033VDD32V s s31R D 730R D 629R D 528R D 427RC726RC625RC524RC423R D 322R D 221R E 19P I C 1 6F 8 7 7A1P I C 1 6F 8 7 7V C CA0A1A2A3A4A5C0C1C2C3 C4C5C6C7D0D1 D2D3D4D5D6D7B0B1B2B3B4B5B6B7V C C 圖 2 電梯外硬件電路 電梯硬件控制模塊 — 內(nèi)控制模塊 電梯內(nèi)控制模塊是負責收集電梯內(nèi)部的人員按鍵和控制相應 LED 燈亮滅的模塊。 方案二：使用變頻器驅(qū)動電機，隨著電力電子技術(shù)和微電子技術(shù)的發(fā)展，交流調(diào) 速技術(shù)取得了巨大的發(fā)展。所以方案二更好。 這種機構(gòu)巧妙地應用電梯廂（包括乘客）的重力勢能和配重的重力勢能的相互轉(zhuǎn)換，達到節(jié)約能源的目的。 （二）可移植性 VHDL 語言是一個標準語言，其設(shè)計描述可以為不同的 EDA 工 具支持。本章在 VHDL 的特性之后，從這兩個角度簡要介紹VHDL 的語法基礎(chǔ)。 FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。因此對電梯控制技術(shù)進行研究，尋找適合我國老式電梯的改 造方法具有十分重要的意義。本設(shè)計就是基于電子設(shè)計自動化（ Electronic Design Automation）技術(shù)中的甚高速集成電路硬件描述語言（ Very High Speed Integrated Circuit Hardware Description Language）語言所開發(fā)的六層電梯控制程序 。 基于 FPGA 的電梯控制器設(shè)計 第 6 頁 共 31 頁 EDA 技術(shù)介紹 EDA 技術(shù)是 20 世紀 90 年代初從計算機輔助設(shè)計（ Computer Aided Design）、計算機輔助制造（ Computer Aided Manufacture）、計算機輔助測試（ Computer Aided Testing）和計算機輔助工程（ Computer Aided Engineering）的概念發(fā)展而來的。 FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL電平兼容。主要用于描述離散電子系 統(tǒng)的結(jié)構(gòu)和行為。