【正文】 more user instructions for elevator. Through the program debugging and running the simulation, results show that, the design can be done: elevator floor indicator, elevator running direction, overload alarm, fault alarm etc.. Keywords: controller, EDA, elevator 基于 FPGA 的電梯控制器設計 第 5 頁 共 31 頁 第 1 章 緒論 選題背景 隨著科學技術的發(fā)展、近年來，我國的電梯生產技術得到了迅速發(fā)展．一些電梯廠也在不斷改進設計、修改工藝。更新?lián)Q代生產更新型的電梯，電梯主要分為機械系統(tǒng)與控制系統(tǒng)兩大部份，隨著自動控制理論與微電子技術的發(fā)展，電梯的拖動方式與控制手段均發(fā)生了很大的變化，交流調速是當前電梯拖動的 主要發(fā)展方向。目前電梯控制系統(tǒng)主要有三種控制方式：繼電路控制系統(tǒng) (早期安裝的電梯多位繼電器控制系統(tǒng) )、 FPGA/CPLD 控制系統(tǒng)、微機控制系統(tǒng)。繼電器控制系統(tǒng)由于故障率高、可靠性差、控制方式不靈活以及消耗功率大等缺點，目前已逐漸被淘汰。微機控制系統(tǒng)雖在智能控制方面有較強的功能，但也存在抗擾性差，系統(tǒng)設計復雜，一般維修人員難以掌握其維修技術等缺陷。而 FPGA/CPLD 控制系統(tǒng)由于運行可靠性高，使用維修方便，抗干擾性強 ,設計和調試周期較短等優(yōu)點，倍受人們重視等優(yōu)點，已成為目前在電梯控制系統(tǒng)中使用最多的控制方式， 目前也廣泛用于傳統(tǒng)繼電器控制系統(tǒng)的技術改造。 目前國內七八十年代安裝的許多電梯電氣部分用繼電器接觸器控制系統(tǒng)，線路復雜，接線多，故障率高，維修保養(yǎng)難，許多已處于閑置狀態(tài)，其拽引系統(tǒng)多采用交流雙速電機系統(tǒng)換速，效率低，調速性能指標較差，嚴重影響電梯運行質量。由于這些電梯交流調壓調速系統(tǒng)，交流雙速電機拖動系統(tǒng)性能及乘坐舒適感較差，交流調壓調速系統(tǒng)屬能耗型調速的機械部分無大問題，為節(jié)約資金，大部分老式電梯用戶希望對電梯的電氣控制系統(tǒng)進行改造，提高電梯的運行性能。因此對電梯控制技術進行研究，尋找適合我國老式電梯的改 造方法具有十分重要的意義。 電梯作為高層建筑物的重要交通工具與人們的工作和生活日益緊密聯(lián)系。FPGA/CPLD 作為新一代工業(yè)控制器，以其高可靠性和技術先進性，在電梯控制中得到廣泛應用，從而使電梯由傳統(tǒng)的繼電器控制方式發(fā)展為計算機控制的一個重要方向，成為當前電梯控制和技術改造的熱點之一。 基于 FPGA 的電梯控制器設計 第 6 頁 共 31 頁 EDA 技術介紹 EDA 技術是 20 世紀 90 年代初從計算機輔助設計（ Computer Aided Design）、計算機輔助制造（ Computer Aided Manufacture）、計算機輔助測試（ Computer Aided Testing）和計算機輔助工程（ Computer Aided Engineering）的概念發(fā)展而來的。隨著超大規(guī)模集成電路（ Very Large Scale Integration）規(guī)模和技術復雜度的急劇增長，一塊芯片內集成門已可達幾十萬甚至幾百萬門，并且還在迅速增長，電子系統(tǒng)的人工設計已十分困難，必需依靠電子設計自動化技術。在利用 EDA 進行集成電路設計時，應采用高效率的 TOPDOWN 設計方法，即根據(jù)系統(tǒng)的行為和功能要求，自上而下地依次完成相應的描述、綜合、優(yōu)化、仿真與驗證 ，直到生成器件。在電路描述時主要采用硬件描述語言（ HDL）。硬件描述語言是用于設計硬件電子系統(tǒng)的計算機語言，它描述電子系統(tǒng)的邏輯功能、電路結構和連接方式。設計者可以利用 HDL 程序來描述所希望的電路系統(tǒng)，規(guī)定其結構性和電路的行為方式；然后利用 EDA 工具將此程序變成能控制場效應可編程門陣列（ Field Programmable Gate Array） /復雜可編程邏輯器件（ Complex Programmable Logic Device）內部結構并實現(xiàn)相應邏輯功能的門級或更底層的結構網表文件和下載文件。現(xiàn) 代 EDA 技術的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。它主要采用從系統(tǒng)設計入手，在頂層進行功能方框圖的劃分和結構設計，在方框圖一級進行仿真、糾錯、并用 VHDL、 ABEL 等硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證然后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網表，其對應的物理實現(xiàn)級可以是印刷電路板或專用集成電路。簡單來說就是依賴功能強大的計算機，在 EDA 工具軟件平臺上，對以硬件描述語言 HDL 為系統(tǒng)邏輯描述手段完成的設計文件，自動地完成邏輯編譯、邏輯化簡、邏輯分割、 邏輯綜合、結構綜合（布局布線），以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。 基于 FPGA 的電梯控制器設計 第 7 頁 共 31 頁 介紹 簡述 FPGA 是英文 Field－ Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 CPLD 等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路（ ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 工作原理 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內部連線（ Interconnect）三個部分。 FPGA 的基本特點主要有： 用 FPGA 設計 ASIC 電路，用戶不需要投片生產，就能得到合用的芯片。 FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 內部有豐富的觸發(fā)器和 I／ O 引腳。 FPGA 是 ASIC 電路中設計周期最短、開發(fā)費用最低、風險最 小的器件之一。 FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL電平兼容。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA 是由存放在片內 RAM 中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內的 RAM 進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內編程 RAM 中，配置完成后，F(xiàn)PGA 進入工作狀態(tài)。掉電后， FPGA 恢復成白片，內部邏輯關系消失，因此， FPGA能夠反復使用。 FPGA 的編程無 須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM編程器即可。當需要修改 FPGA 功能時，只需換一片 EPROM 即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產生不同的電路功能。因此， FPGA 的使用非常靈活。 基于 FPGA 的電梯控制器設計 第 8 頁 共 31 頁 語言 VHDL 語言的發(fā)展 VHDL （ Very High Speed Integrated Circuit Hardware Description Language）是 IEEE（ Institute of Electrical and Electronics Engineers）標準的硬件描述語言，是現(xiàn)代電子系統(tǒng)設計的首選硬件設計計算機語言。本篇介紹 VHDL 的語法基礎、用 VHDL 進行系統(tǒng)設計的基本方法、以及 VHDL 的設計實例等。從宏觀的角度看， VHDL 的語法構成了程序的各組成部分；微觀上看 VHDL 的語法是各種語句的運用細節(jié)。本章在 VHDL 的特性之后，從這兩個角度簡要介紹VHDL 的語法基礎。 硬件描述語言 HDL（ Hardware Description Language）誕生于 1962 年。 HDL是用形式化的方法描述數(shù)字電路和設計數(shù)字邏輯系統(tǒng)的語言。主要用于描述離散電子系 統(tǒng)的結構和行為。與 SDL（ Software Description Language）相似，經歷了從機器碼（晶體管和焊接）、匯編（網表）、到高級語言（ HDL）的過程。 20 世紀 80 年代美國國防部開發(fā) Very High Speed Integrated Circuit—VHSIC，用于描述集成電路的結構和功能。此后，硬件描述語言向標準化方向發(fā)展， 1987 年成為 IEEE Standard 1076，稱為 VHDL 語言。它也是美國國防部標準（ MILSTD454L）。 1993 年該標準增修為 IEEE1164 標準。 1996年，再次加入電路合成的標準程序和規(guī)格，成為 標準。 1995 年 VerilogHDL 也成為IEEE 標準。 VHDL 與 VerilogHDL 一起成為業(yè)界主選的硬件描述語言。 的特點 （一）功能強大 VHDL 具有功能強大的語言結構。它可以用明確的代碼描述復雜的控制邏輯設計。并且具有多層次的設計描述功能，支持設計庫和可重復使用的元件生成。VHDL 是一種設計、仿真和綜合的標準硬件描述語言。 （二）可移植性 VHDL 語言是一個標準語言，其設計描述可以為不同的 EDA 工 具支持。它可以從一個仿真工具移植到另一個仿真工具，從一個綜合工具移植到另一個綜合工具，從一個工作平臺移植到另一個工作平臺。此外，通過更換庫再重新綜合很容易移植為 ASIC 設計。 （三）獨立性 VHDL 的硬件描述與具體的工藝技術和硬件結構無關。設計者可以不懂硬件基于 FPGA 的電梯控制器設計 第 9 頁 共 31 頁 的結構，也不必管最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。程序設計的硬件目標器件有廣闊的選擇范圍，可以是各系列的 CPLD、 FPGA 及各種門陣列器件。 （四）可操作性 由于 VHDL 具有類屬描述語句和子程序調用等功能，對于已完成的設計， 在不改變源程序的條件下，只需改變端口類屬參量或函數(shù)，就能輕易地改變設計的規(guī)模和結構。 （五）靈活性 VHDL 最初是作為一種仿真標準格式出現(xiàn)的，有著豐富的仿真語句和庫函數(shù)。使其在任何大系統(tǒng)的設計中，隨時可對設計進行仿真模擬。所以，即使在遠離門級的高層次（即使設計尚未完成時），設計者就能夠對整個工程設計的結構和功能的可行性進行查驗，并做出決策。 基于 FPGA 的電梯控制器設計 第 10 頁 共 31 頁 第 2 章 電梯控制 器設計 方案 分析 電梯動力結構設計 圖 1 電 梯動力結構設計 上圖的變速箱是由一些齒輪構成的減速系統(tǒng)，由于電機的轉速都比較高，不能直接拖動電梯箱，所以需要減速箱，另外通過減速箱后，電機的拖動力大大增加了。 這種方案可以節(jié)約很多能源，當電梯廂處于低樓層時，配重處于高樓層，這時配重具有重力勢能。若有乘客需要從低樓層上到高樓層，則控制系統(tǒng)則控制電機使電梯廂下上運動，配重向下運動，配重的重力勢能轉化為電梯廂的重力勢能。當配重質量 電梯廂質量（包括乘客質量），則控制系統(tǒng)只需要提供很小的能量來吊起電梯廂。當配重質量 電梯廂質量，控制系統(tǒng)只需要施加少量的反向力矩，使 電梯廂勻速。當電梯廂處于高樓層，配重處于低樓層時與上述情況相反。 這種機構巧妙地應用電梯廂（包括乘客）的重力勢能和配重的重力勢能的相互轉換，達到節(jié)約能源的目的。 方向優(yōu)先控制方案 當電梯處于上升模式時，只響應比電梯高的樓層的上樓的請求。當電梯處于下降模式時，電梯只響應比電梯低的樓層向下的請求。 在 FPGA 內部設置一個電梯運行方向標志位，取名位 dir。 當 dir=1 時表示電梯處于上升模式時，這時電梯只響應比電梯所在位置高的基于 FPGA 的電梯控制器設計 第 11 頁 共 31 頁 上樓請求；當 dir=0 時表示電梯處于下降模式時，這時電梯只響應比電梯所在位置低的下樓請求。 內部請求優(yōu)先控制方式 當電梯處于上升模式時，電梯先響應電梯內乘客向上的請求，響應完所有的上升的請求之后再將電梯的模式改為下降模式，接著響應乘客下降的請求。當電梯處于下降模式時，情況正好相反。 電梯位置傳感器 電梯控制器要每時每刻知道電梯所處的樓層，這就需要使用傳感器。 方案一：采用金屬接近開關檢測電梯層數(shù)。在轎廂安裝金屬片，并在豎井各個樓層設置金屬接近開關，當轎廂運動到特定位置，豎井上的金屬接近開關探測到金屬片，其輸出發(fā)生變化。通過金屬接近開關輸出的變化知道電梯轎廂的位置 。 方案二：采用超聲波測距技術測量電梯的位置。在豎井的最高處（控制器安裝的