【正文】 通過掃描的方法，使各組發(fā)光燈依次點(diǎn)亮，只要掃描頻率高于臨界閃爍頻率，人眼看起來各組燈都在發(fā)光。可見，在大電流時(shí)光強(qiáng)隨電流增加，這個(gè)特性使 LED 在窄脈沖驅(qū)動(dòng)方式下，也可獲得較高亮度。所謂“掃描”的含義就是指一行一行地循環(huán)接通整行的 LED 器件，而哪一列的 LED 器件是否應(yīng)該點(diǎn)亮由所謂的列控制電路來負(fù)責(zé)。其次可編程邏輯門的基本單元就是與非門，這就要求具備數(shù)字電路基礎(chǔ)知識(shí)，通過描述來與硬件結(jié)合起來，選擇優(yōu)秀的描述語言可以大大提供設(shè)計(jì)者的開發(fā)效率，其中應(yīng)用最為普片的為 Verilog HDL 和 VHDL，選擇什么語言視設(shè)計(jì)者的工作場(chǎng)合、個(gè)人喜好和習(xí)慣而定，硬件選擇方面盡可能選擇資源豐富，性價(jià)比高的器件，如 cyclone Ⅱ系列，在成本和規(guī)模都比較可觀的，然而在設(shè)計(jì)中開發(fā)軟 件是設(shè)計(jì)者最為關(guān)注的了，一個(gè)好的開發(fā)軟件，一個(gè)好的開發(fā)軟件能給設(shè)計(jì)者節(jié)省寶貴的時(shí)間，如 quarter Ⅱ豐富的 IP 核、 NIOS 處理器、 DSP Builder、嵌入式邏輯分析儀、仿真工具等，都極大的提高了設(shè)計(jì)的的開發(fā)效率并確保系統(tǒng)安全可靠。 FPGA 開發(fā)工具 全球提供 PLD 開發(fā)軟件的廠家有進(jìn)百家之多，規(guī)模較大的為 Altera 和 Xilinx 公司的開發(fā)軟件， Altera 公司提供的 QuartusⅡ開發(fā)工具有較多優(yōu)點(diǎn) ,（ 1）、內(nèi)部嵌入 VHDL、 Verilog HDL、 AHDL 邏輯綜合器，可以檢查定位文本和原理圖設(shè)計(jì)中的錯(cuò)誤，而且可以將 VHDL、貴州民族學(xué)院 理學(xué)院 畢業(yè)論文 19 Verilog HDL、 AHDL 設(shè)計(jì)轉(zhuǎn)換為便于觀察的底層電路，及寄存器傳輸級(jí) RTL（ Register Transportat Level）。 編程語言接口（ PLI）是 Verilog 語言的重要特征之一，它使得設(shè)計(jì)者都可以通過自己編寫的 C 代碼來訪問 Verilog 內(nèi)部的數(shù)據(jù)結(jié)構(gòu)。 LED 屏上任意一點(diǎn)貴州民族學(xué)院 理學(xué)院 畢業(yè)論文 24 對(duì)應(yīng)的顯示數(shù)據(jù)取值 (“ 0或“ 1)決定于單元板 LED 模塊的驅(qū)動(dòng)方式，如果為共陰方式則用“ 1’’表示點(diǎn)亮，共陽方式則 用“ O表示點(diǎn)亮，常見 LED 單元板的 LED 模塊為共陽方式。 3． FP。設(shè)： 顯示屏的寬度 Lw=256 顯示屏的高度 Lh=128 兩條掃描線之間的掃描寬度為 Sw=16(一條掃描線對(duì)應(yīng)于 16 行 ) 顯示數(shù)據(jù)存儲(chǔ)器字節(jié)地址為 i，字節(jié)中的位地址用 J 表示， j=0， l， ?， 7，分別對(duì)應(yīng) DO， D1， D2…D7 此時(shí)有以下約束條件成立： i=0， 1， ?， Lw 一 1 X=0， 1， ?， Lw 一 1 Y=0， l， ?， Lh 一 1 當(dāng)已知 i、 J 計(jì)算 X、 Y 時(shí)，由于每個(gè)數(shù)據(jù)塊的長度為 Lw，因此存儲(chǔ)單元地址對(duì) Lw取模的結(jié)果為該單元對(duì)應(yīng)像素點(diǎn)在數(shù)據(jù)塊內(nèi)的偏移量，即 X 坐標(biāo)值；而存儲(chǔ)單元的位地址與掃描線具有一一對(duì)應(yīng)的關(guān)系，且每條掃描線的掃描寬度為 Sw，所以乘積 (jXSw)為第 J條掃描線對(duì)應(yīng)的起始行坐標(biāo)，同時(shí) i 整除 Lw 的結(jié)果為第 J 條掃描線相對(duì)于其起始掃描行的行偏移量。貴州民族學(xué)院 理學(xué)院 畢業(yè)論文 21 第五章 數(shù)據(jù)的組織方法 在第三章中已經(jīng)完成了 LE 控制在理論上的分析與論述，而數(shù)據(jù)的組織對(duì)于 LED 彩色顯示屏顯示控制系統(tǒng)也是非常關(guān)鍵的技術(shù)之一。（ 3） 、Quartus Ⅱ不僅可以利用第三方綜合工具（如 Leonardo Specreum、 Synplify Pro、FPGACompilerⅡ）支持第三方仿真工具（如 ModelSim），而且與 MATLAB 和 DSP Builder結(jié)合可以進(jìn)行基于 FPGA 的 DPS 系統(tǒng)開發(fā)和 32 位 Nios Ⅱ軟核的嵌入式設(shè)計(jì)。當(dāng)設(shè)計(jì)者完成編程過程后，根據(jù)不同 PLD 器件的特點(diǎn)，共有兩種寫入方式，一種是下載，一種是配置。根據(jù)需要設(shè)計(jì)好 合適的數(shù)據(jù)文件，每個(gè) LED 發(fā)光器件占據(jù)數(shù)據(jù)中的一位，在需要該 LED 器件發(fā)光時(shí)數(shù)據(jù)中相應(yīng)的位填 1，否則填 0，這樣依照所需顯示的文字，按顯示屏的各行各列逐點(diǎn)填寫顯示數(shù)據(jù)，就可以得到滿意的顯示效果。 LED 器件的驅(qū)動(dòng)原理 從 LED 器件的發(fā)光機(jī)理可以看出，當(dāng)向 LED 器件施加正向電壓時(shí)，流過器件的正向電流使其發(fā)光，因此 LED 的驅(qū)動(dòng)就是要使它的 PN 結(jié)處于正向偏置，其具體的驅(qū)動(dòng)方式有以下幾種 [11]： 直流驅(qū)動(dòng) 直流驅(qū)動(dòng)是最簡(jiǎn)單的驅(qū)動(dòng)方法，就是通過穩(wěn)定電源，經(jīng)限流電阻為發(fā)光二極管 LED 提供電流的方法。 發(fā)光二極管特性 發(fā)光二極管 (light emitting diode， LED)，是一種把電能變成光能的特種器件 ，當(dāng)電流通過它的時(shí)候 (圖 2— 01)，可以產(chǎn)生可見光。光度是對(duì)有關(guān)的輻射能量與人眼亮度感受兩者關(guān)系的描述；色度是對(duì)有關(guān)彩色形成與彩色視覺關(guān)系的描述。不過現(xiàn)在 FPGA 通過 IP 核的方式也可實(shí)現(xiàn)類似 MCU 的軟邏輯。 高亮度、全彩化 藍(lán)色及綠色超高亮度 LED 產(chǎn)品出現(xiàn)以來，成本逐年快速降低，使 LED 全彩色顯示屏產(chǎn)品成本下降，推廣速度加快。智能交通系統(tǒng)（ ITS）的興起，在城市交通、高速公路等領(lǐng)域，LED 顯示屏作為可變情報(bào)板、限速標(biāo)志等，替代國外同類產(chǎn)品，得到普遍采用。第四章介紹 FPGA 的基本原理，目前較為流行的 Altera FPGA 系列器件 EP2C5T144C8N,介紹流行的 FPGA 開發(fā)工具 Quartus Ⅱ、 NIOS Ⅱ 及 ModelSim， FPG 開發(fā)流程和開發(fā)特點(diǎn)，介紹目前流行的硬件描述語言 Verilog HDL 特點(diǎn)。 港口、車站旅客引導(dǎo)信息顯示。在許多展覽會(huì)， LED 顯示大屏 幕作為展覽組織者提供的重要服務(wù)內(nèi)容之一，向參展商提供有償服務(wù)，國外還有一些較大的 LED 大屏幕的專業(yè)性租賃公司，也有一些規(guī)模較大的制造商提供租賃服務(wù)。 MCU 根據(jù)燒寫在存儲(chǔ)器中的代碼進(jìn)行動(dòng)作。 F P G A 控 制 器2 5 6 * 1 2 8 L E D 顯 示 屏 圖 132 基于 FPGA 的系統(tǒng)結(jié)構(gòu)圖 但是在灰度控制中 FPGA 速度足夠快，但是 LED 屏體傳輸速度只有 24MHz，實(shí)現(xiàn)大屏灰度控制困難，在方案 1— 2 中使用的僅僅是 FPGA 的速度這就沒有把 FPGA 的優(yōu)勢(shì)體現(xiàn)出來。這樣當(dāng)一個(gè)電源反復(fù)通斷，在通斷頻率較低時(shí)，人眼可以發(fā)現(xiàn)亮度的變化；而通斷頻率增高時(shí)，視覺就逐漸不能發(fā)現(xiàn)相應(yīng)的亮度變化了，刷新頻率越高，畫面質(zhì)量越好，但刷新頻率越高，對(duì)屏體背后的驅(qū)動(dòng)電路和控制電路的要求也越高。 發(fā)光強(qiáng)度 Iv 與正向電流 If 的關(guān)系曲線 總體上看發(fā)光強(qiáng)度是隨正向電流的增加而增加的，但不同半導(dǎo)體材料制成的 LED 器件，其發(fā)光強(qiáng)度 L與 正向電流 I的變化關(guān)系有所不同。 其次是脈沖重復(fù)頻率的問題，因?yàn)槿搜垡曈X暫留的特性，脈沖重復(fù)頻率必須高于 24HZ，否則會(huì)感覺有閃爍現(xiàn)象 。 74HC595 的控制信號(hào)和 4 組串行移位寄存器的輸入以及行掃描控制信號(hào) A、 B、 C、 D 構(gòu)成整個(gè) LED 單元板的輸入； 74HC595 的控制信號(hào)經(jīng)驅(qū)動(dòng)后和 4 組串行移位寄存器的輸出以及行經(jīng)過驅(qū)動(dòng)的掃描控制信號(hào) A、 B、 C、 D構(gòu)成整個(gè) LED 單元板的輸 出，用于級(jí)聯(lián)下一個(gè) LED 單元板的輸入?？梢灾v Altera 和 Xilinx 共同決定了 PLD 技術(shù)的發(fā)展方向。 Verilog HDL 允許在同一個(gè)電路模型進(jìn)行不同抽象的層次描述。 貴州民族學(xué)院 理學(xué)院 畢業(yè)論文 22 圖 5． 1 256 128 單色 LED 顯示屏 圖中所示為一個(gè) 256x128 點(diǎn)陣的單色 LED 顯示屏，由 16 塊 64x32 標(biāo)準(zhǔn)單元板構(gòu)成，采用 1／ 16 掃描方式，單元板的連接形式為橫向串行級(jí)聯(lián)，顯示數(shù)據(jù)從右向左依次串行移入。 4. 斷開計(jì)算機(jī)連接后能顯示預(yù)先存入到 FLASH 的內(nèi)容。 貴州民族學(xué)院 理學(xué)院 畢業(yè)論文 25 開 始 定 位 顯 示 數(shù) 據(jù) 首 地 址輸 出 當(dāng) 前 單 元 數(shù) 據(jù)發(fā) 送 移 位 脈 沖顯 示 數(shù) 據(jù) 地 址 加 一列 2 5 5 ?N發(fā) 送 鎖 存 信 號(hào)行 選 通行 1 6 ?結(jié) 束NYY 圖 5． 2 靜態(tài)顯示一場(chǎng)算法流程圖 在表 5． 1 中，不但每一行 顯示數(shù)據(jù)都按列連續(xù)排列，而且按行掃描的數(shù)據(jù)塊也是連續(xù)排列的，因此可以最大限度地保證顯示數(shù)據(jù)的輸出速度。目前，絕大多數(shù)文獻(xiàn)對(duì) LED 顯示屏控制技術(shù)的討論主要針對(duì)顯示屏控制系統(tǒng)的硬件實(shí)現(xiàn)方案展開分析，而對(duì)于顯示數(shù)據(jù)的組織方法這一重要課題卻鮮有提及。下圖是 編 輯 輸 入綜 合適 配編 程 下 載硬 件 測(cè) 試功 能 仿 真時(shí) 序 仿 真F P G A 設(shè) 計(jì) 流 程 圖 441 開發(fā)流程圖 編輯輸入：首先根據(jù)輸入習(xí)慣將硬件描述語言輸入相應(yīng)的軟件，可以是文本輸入、原理圖輸入、狀態(tài)圖輸入、波形輸入等多種，也可以是它們的混合輸入。經(jīng)過編程、下載 /配置后， PLD 器件就可以按設(shè)計(jì)者的要求完成某個(gè)邏輯電路或系統(tǒng)的功能，成為一個(gè)可在實(shí)際電子系統(tǒng)中使用的專用集成電路（ ASICApplication Specific Integrate Circuit）。當(dāng)相應(yīng)的列接高電平，行接低電平時(shí)，對(duì)應(yīng)的發(fā)光二極管將被點(diǎn) 亮。這種驅(qū)動(dòng)方式適合于 LED 器件較少，顯示固定，發(fā)光強(qiáng)度恒定的情況。當(dāng)系統(tǒng)受到外界激發(fā)后，會(huì)從穩(wěn)定的低能態(tài)躍遷到不穩(wěn)定的高能態(tài)；當(dāng)系統(tǒng)由不穩(wěn)定的高能態(tài)重新回到穩(wěn)定的低能態(tài)時(shí)，能量差以光的形式輻射出來，就會(huì)產(chǎn)生發(fā)光現(xiàn)象。不同的視錐細(xì)胞對(duì)不同的顏色敏感，它們的視敏曲線表示在圖 21 上，分別為 Rs(λ )、 Gs(λ )、 Bs(λ )，即三種視錐細(xì)胞分別對(duì)紅﹑綠﹑藍(lán)三色最敏感。由于 FPGA 的邏輯功能全部用硬件電路實(shí)現(xiàn)，故所有的延遲只來源于門電路，而一般門電路的延遲都在 ns 級(jí)別。近幾年業(yè)內(nèi)的發(fā)展中，價(jià)格調(diào)整達(dá)到基本均衡后，產(chǎn)品質(zhì)量、系統(tǒng)的可靠性等將成為主要的競(jìng)爭(zhēng)因素，這就對(duì) LED 顯示屏的標(biāo)準(zhǔn)化和規(guī)范化有了較高的要求。 郵政、電信、商場(chǎng)購物中心等服務(wù)領(lǐng)域的業(yè)務(wù)宣傳及信息顯示。第七章介紹硬件設(shè)計(jì)的結(jié)構(gòu)，各個(gè)模塊的基本組成及模塊的結(jié)合。上海證券交易所、深圳證券交易所及全國上萬家證券、金融營業(yè)機(jī)構(gòu)廣泛使用了 LED 顯示屏。大型顯示屏越來越普遍的用于公共和政治目的的視頻直播，如在我國建國 50 周年大慶、美國總統(tǒng)大選、莫斯科 850 周年慶典、日本 NAGANNO 冬季奧運(yùn)會(huì)、貴州民族學(xué)院 理學(xué)院 畢業(yè)論文 6 波蘭教皇的訪問、巴西狂歡節(jié)、世界各地的新千年慶典。要求 包括能夠獲得較大的顯示區(qū)域，能夠達(dá)到穩(wěn)定的顯示效果。設(shè)計(jì)方案，比較它們的優(yōu)缺點(diǎn)，挑選出最佳設(shè)計(jì)方案，設(shè)計(jì)出控制器系統(tǒng)及硬件。 圖 21 視錐細(xì)胞視敏函數(shù) 曲線 人眼的亮度感覺不會(huì)因光源的消失而立即消失，要有一個(gè)延遲時(shí)間，這就是視覺惰性。下面就以其主要的特性曲線作簡(jiǎn)單介紹 [2]。首先，要想獲得與直流驅(qū)動(dòng)方式相當(dāng)?shù)陌l(fā)光強(qiáng)度，脈沖驅(qū)動(dòng)電流的平均值 I 就應(yīng)該與直流驅(qū)動(dòng)的電流值相同。上下半屏分別由 2 組用 74HC595 串行移位寄存器實(shí)現(xiàn)紅色、綠色顯示數(shù)據(jù)的列輸入，在圖 1(a)所示的 64 32 標(biāo)準(zhǔn) LED 單元板中，每組串行移位寄存器中有 8 個(gè) 74HC595級(jí)聯(lián)， 4 組共用了 32 個(gè) 74HC595。這樣的 FPGA／ CPLD實(shí)際上就是一個(gè)子系統(tǒng)部件，這種芯片受到世界范圍內(nèi)電子工程設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。 時(shí)序仿真的結(jié)果更為接近真實(shí)器件的運(yùn)行特征，因此仿真文件都必須是針對(duì)具體 的器件的適配測(cè)試結(jié)果，而且仿真的耗時(shí)較長。所以對(duì) LED 顯示屏而言，無論需要什么樣的顯示效果，為了達(dá)到顯示數(shù)據(jù)輸出速度最快的目的，其數(shù)據(jù)組織都應(yīng)遵循以下基本原則：根據(jù)多掃描線工作方式的特點(diǎn)，顯示數(shù)據(jù)應(yīng)當(dāng)按照單元板串行移位寄存器組的移位先后順序在存儲(chǔ)器中連續(xù)排列，即 LED 顯示屏每一行的顯示數(shù)據(jù)順序排列在存儲(chǔ)器中；并且在可能的情況下將每一行顯示 數(shù)據(jù)排列后形成的數(shù)據(jù)塊也按掃描行的掃描順序連續(xù)排列。 設(shè)計(jì)要求說明 1. 要求所設(shè)計(jì)的系統(tǒng)能控制 寬 512 、長 256 點(diǎn)的 LED 雙色標(biāo)準(zhǔn)點(diǎn)陣屏。這根線應(yīng)在哪？ Y 或 N 不要放在線內(nèi)，而應(yīng)在這。任何形式的畫面移動(dòng)都可分解為水平移動(dòng)和垂直移動(dòng)兩種基本移動(dòng)方式，斜線或曲線移動(dòng)可視為兩種基本移動(dòng)方 式的疊加。 功能仿真與時(shí)仿真：仿真是利用 EDA 工具軟件根據(jù)一定的算法和仿真庫對(duì) EDA 設(shè)計(jì)貴州民族學(xué)院 理學(xué)院 畢業(yè)論文 20 進(jìn)行模擬，以便驗(yàn)證設(shè)計(jì)和排除錯(cuò)誤。 CPLD 的結(jié)構(gòu)與 SPLD（ Simple 貴州民族學(xué)院 理學(xué)院 畢業(yè)論文 18 PLD）類似，只不過單 個(gè)芯片上集成的門數(shù)要遠(yuǎn)遠(yuǎn)大于 SPLD,也因此能夠?qū)崿F(xiàn)更大規(guī)模的邏輯功能。 雙色 LED 單元板硬件組成及工作原理 [4] 常見的室內(nèi)雙色 LED 單元板電路框圖如圖 1(a)所示。掃描驅(qū)動(dòng)的主要目的是節(jié)約驅(qū)動(dòng)器，簡(jiǎn)化電路。描述 LED 的特性有許多參數(shù)，這些參數(shù)之間的關(guān)系呈現(xiàn)非線性。三種顏色不同比例的混合就能發(fā)出從白到黑的各種顏色的光。而 FPGA 的設(shè)備是可以由編程人員配置的，這就加大了硬件使用的靈活性。預(yù)計(jì)大型或超大