【正文】 圖 7 count 模塊功能仿真結果 在仿真過程中，通過給不同的初始密碼和隨機種子（迭代混沌序列），觀察該模塊的輸出結果與預期的是否一致，從 Modelsim 仿真結果可知，當給定不同的初始密碼和隨機種子（迭代混沌序列）時， count 模塊的輸出結果與預期的是完全一致的。 12 “ iteration”模塊 “ iteration”模塊 的輸入信號為時鐘信號“ clk”，復位信號“ clr”以及來自“ enable”模塊的迭代使能信號“ en”，其輸出信號為 迭代狀態(tài)信號“ state”和迭代次數(shù)信號“ times”。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 本文所述的動態(tài)口令芯片是一個 8 位十進制數(shù)據(jù)的動態(tài)口令，而動態(tài)口令 的變化時間為 10 秒。 圖 1 中的定義在整數(shù)域的密碼就是前文所訴的序列因子 （密碼），由于序列選擇因子的定義域是 [0,N]，因此需要“密碼取值映射”模塊完成（ 10）式的計算， )/7046*i nt (015332603 75 2 14XY ?? (10)。為了保證四位有效數(shù)字的計算精度， N 應該不小于自然 104， b 至少取值為 1。該算法具有計算代價大，芯片成本高，專利授權費貴等缺陷。針對混沌隨機數(shù)的典型應用，本文利用所述離散 Logistic 混沌算法硬件電路，完成了一款動態(tài)口令芯片的設計，其具有安全性好，性價比高，速度快等優(yōu)點，其應用價值廣。 FPGA 的最新發(fā)展主要包括功能擴展和現(xiàn)場可編程技術，在原來離線的串 /并行格式編程的基礎上，創(chuàng)新產(chǎn)生了所謂的在線式可編程技術（ ISP）和動態(tài)可重配技術（或稱 cache logic）。 )/7046*i nt ()/)*(*i nt ()*i nt ( 222 141414 XXX ?? （ 5） 為了把浮點運算轉換為整數(shù)運算，并且適用于硬件電路實現(xiàn)，可以把表????? ????其他；。 圖 2為“迭代狀態(tài)”模塊的邏輯圖，該模塊的輸入信號為“上電 /復位”信號，“迭代使能信號”，以及時鐘信號。輸出的最終動態(tài)口令定義為 Sk’ ,Sk 和 Y 的乘積對 108 取余數(shù)運算的結果。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后，F(xiàn)PGA 進入工作狀態(tài)。 “ minus”模塊 “ minus”模塊用于對“ mux2_1”模塊的輸出進行求補碼運算 。 minus 模塊功能比較簡單，主要實現(xiàn)減法功能， 基于 FPGA 的“ minus”模塊設計如下圖 9所示： 圖 9基于 FPGA 設計的“ minus”模塊 該模塊的功能仿真結果如下圖 10 所示： 圖 10 minus 模塊功能仿真結果 15 從上圖 10 的仿真結果圖分析可知，當給 minus 模塊一個輸入時，其仿真結果的輸出為輸入數(shù)據(jù)的補碼，即 minus 模塊的功能仿真結果是正確的。 Top1 模塊 “ Top1”模塊是“ count”模塊和“ minus”模塊的組合，通過對“ Top1”模塊進行仿真來確定“ count”模塊和“ minus”模塊在聯(lián)仿的過程中有無功能錯誤。基于 FPGA 設計的“ Top5”模塊如下圖 36 所示： 圖 36 基于 FPGA 設計的“ Top5”模塊 “ Top5”模塊的功能仿真結果如下圖 37所示： 圖 37 “ Top5”模塊的功能仿真結果 從上圖 37 的仿真結果可以分析得知，在給“ Top5”模塊初次上電后，給“ mapping”模塊的復位信號“ reset”一個有效的低電平，讓“ mapping”模塊完成一次復位操作，然后給“ mapping”模塊的數(shù)據(jù)輸入端“ din”一個有效數(shù)據(jù)作為實數(shù)域中的初始密碼，實數(shù)域中的初始密碼給定后，給“ mapping”模塊的輸入完成標志信號“ flag”一個有效的高電平“ 1”，此后“ mapping”模塊將完成實數(shù)域中的初始密碼到整數(shù)域的映射過程。表中顯示， 4組隨機數(shù)的平 均值均在 倍最大值附近，和理想情況非常接近。//數(shù)值映射模塊的輸出 input clk,clr。b101。 t=t1。 end end s5: begin out_r=pp。//選擇器的輸出， 作為 minus 模塊和 count 模塊的輸入 input state,en。amp。d65535) times_r=739。//輸出狀態(tài)寄存器 assign times=times_r。 state==139。 always(x0) begin x1=(1639。 tt=tt1。 state1=s1。b001,s2=339。 Application,編輯部郵箱 2021 年 01 期 8991 [2]加密技術原理及應用淺析，葉敏展；中國數(shù)據(jù)通信， China Data Communication Net ,編輯部郵箱 2021 年 09期 7375 [3]一類基于 Logistic 混沌系統(tǒng)的圖像加密算法，馬偉；燕善?。恢煨癯?；徐州教育學院學報， Journal of Xuzhou Education College,編輯部郵箱 2021 年 03 期 193194 [4]楊晶 高俊山 孫百瑜 .Logistic 混沌 序列加密改進方案 .自動化技術與應用 2021 2 [5]陳永強 孫華寧 .基于二維混沌映射的數(shù)字圖像加密算法 業(yè)學院學報 2021 4 [6]從 K寶到動態(tài)口令，農(nóng)行網(wǎng)上銀行構筑雙保險 山林 《金融電子化》 2021 年 01 期 4950 [7]從動態(tài)口令卡看建行與工行個人網(wǎng)銀產(chǎn)品對比分析 周立；企業(yè)家天地下半月刊（理論版），編輯部郵箱， 2021 年 09期 176177 [8]動態(tài)口令身份認證的方法和實現(xiàn)原理，周華，中國公共安全（學術版）， China Public Security(Academy Edition),2021 年 03 期 145147 [9]基于時間同步的動態(tài)口令認證系統(tǒng)，李曉東；賈慧斌；信息網(wǎng)絡安全， Netinfo Security,編輯部郵箱， 2021 年 05 期 69/75 [10]FPGA 技術的最新發(fā)展，朱明程，《電子技術應用》 1997 年第 2期 [11]一種基于 Logistic 映射的數(shù)字圖像迭代混沌加密方法， A Sort of Digital Image Repeat Chaotic Encryption Based on Logistic Map。下表 2 給出了這些隨機數(shù)分布的一些指標 。 通過將軟件仿真的“ Top4”模塊的輸出結果數(shù)據(jù)與實際計算的結果數(shù)據(jù)進行比較，發(fā)現(xiàn)軟件仿真的結果數(shù)據(jù)與實際計算的結果數(shù)據(jù)是完全一致的，可以證明“ Top4”模塊的功能沒有問題。 mapping 模塊 “ mapping”模塊主要用于將從“ key”模塊得到的 初始密碼 從實數(shù)域映射到整數(shù)域，從而實現(xiàn) Logistic 的離散化混沌算法，其功能是完成上文（ 10）式的運算過程。輸出信號為 混沌序列信號“ out1”以及混沌序列信號“ out1”的高 16 位信號“ out2”。 “ enable”模塊 “ enable”模塊 主要用于控制動態(tài)口令芯片每隔 10s 鐘產(chǎn)生一個隨機數(shù)序列，該模塊 輸入信號為時鐘信號“ clk”和復位信號“ clr”， 輸出 信號 為迭代使能信號“ en”， 該信號送到下一個“ iteration”模塊。 5) FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 四、 動態(tài)口令芯片設計 （一） 動態(tài)口令芯片的設計方案 利用上述 Logistic 混沌算法設計成一個核心計算模塊，可以完成一個動態(tài)口令芯片的設計 。通過一個迭代寄存器配合一個多路選擇器可以選擇輸入隨機種子或者是前一次的代買結果給 Logistic 迭代計算模塊。而 X的取值范圍為 [0,N],其中 N為自然數(shù)，顯然這樣的序列因子是不能進行計算的，設 x 是經(jīng) 過變換的序列選擇因子，且滿足 ? x? 4，可以證明， X,x 滿足表達式（ 4） ： )4 3 0 **i n t ()5 6 9 **i n t (** bXNbxNb ?? )]**i nt ()**[i nt (*1 XbNbNbx ?? （ 4） 其中，“ int（）”代表對“（）”內(nèi)的數(shù)據(jù)進行取整數(shù)運算， b為計算精度影響因子，取值為自然數(shù)。通常的動態(tài)口令技術采用時間同步的認證機制 [8]，常用的算法是使用 Hash 函數(shù)的 MDS 算法[9]。 關鍵字： Logistic FPGA 動態(tài)口令 混沌 3 Abstract In order to sove the problem of information security,and get the chaotic random numbers for encryption,this paper analyzed the Logistic random chaos model and gave a kind of discrete Logistic chaos algorithm which is easy for hardware realization,and pleted its hardware structure dynamic password chip is a typical application of random number in chaos,and this paper used the discrete Logistic chaos algorithm mentioned above,and pleted a dynamic password chip design,it has the advantages of good security,low cost,high speed,and extensive application value. Keywords: Logistic。使 FPGA 器件不僅僅是現(xiàn)場可編程，而且可用戶在線可編程，動態(tài)容量可擴展，從而進一步提高了 FPGA 技術的應用靈活性，降低了應用系統(tǒng)的實現(xiàn)成本 [10]。010)1(1)(xxxx ?? 7 達式（ 5）和 N=2321， b=1 代入（ 4） ，經(jīng)過一系列數(shù)學推導 得到如下式子（ 6） ： )]/7046*i nt (01533 260375[1 2 14XNx ?? （ 6） 設最后產(chǎn)生的隨機序列為 SK，并且假設 SK 的取值范圍為 [0,M]。輸出信號為“迭代次數(shù)”信號和“迭代狀態(tài)信號”。 圖 4 中的“迭代使能計算”模塊負責 每隔 10秒發(fā)送一個迭代 使能信號，并且負責記錄迭代的次數(shù)，迭代次數(shù)是動態(tài)口令芯片的內(nèi)部狀態(tài)數(shù)據(jù) ，可以用于動態(tài)口令芯片的校準驗證等工作。掉電后， FPGA 恢復成白片，內(nèi)部邏輯關系消失，因此， FPGA 能夠反復使用。 “ key” 模塊 “ key” 模塊 用于產(chǎn)生動態(tài)口令芯片所需的隨機種子和初始密碼，以及顯示模式切換所需的控制信號。該模塊的代碼覆蓋率仿真結果如下圖 11 所示： 圖 11 minus 模塊 仿真的代碼覆蓋率結果 mux2_1 模塊 mux2_1 模塊用于對隨機種子和迭代混沌序列進行選擇，該模塊的 輸出信號主要由 輸入信號為迭代使能信號“ en”和迭代狀態(tài)信號“ state”， 進行 控制， 當動態(tài)口令芯片復位或是剛上電后，迭代使能信號“ en”為“ 1”和迭代狀態(tài)信號“ state”為“ 0”，此時 mux2_1 選擇隨機種子作為其輸出，在以后的工作過程中，迭代使能信號“ en”為“ 1”和迭代狀態(tài)信號“ state”為“ 1”， “ mux2_1” 模塊選擇來自 count 模塊的迭代混沌序列作為其輸出?；?FPGA 設計的“ Top1”模塊 如下圖 24 所示： 21 圖 24 基于 FPGA 設計的“ Top1”模塊 “ Top1”模塊的功能仿真結果如下圖 25所示： 圖 25 “ Top1”模塊的功能仿真結果 分析上圖 25 可知，當給“ Top1”模塊進行復位時，其輸出信號全部清零，當復位操作完成后，給定一個初始密碼，一個隨機種子及其對應的補碼，在時鐘信號“ clk”的作用下， 進過若干個時鐘周期后，對應的隨機混沌序列信號“ out1”將被計算出，此時隨機混沌序列信號“ out1”的高 16位“ out2”也輸出。在整數(shù)域中的初始密碼得到后，