【正文】 b0。b1。d1。 end else if(en) begin if(times_r==1639。 35 assign state=state_r。//迭代次數(shù)輸出寄存器 reg state_r。//系統(tǒng)復(fù)位信號 input en。//迭代次數(shù)輸出 input clk。 output state。 else x0_r=out2。 state==139。b1 amp。b0) x0_r=random。amp。 else if(en==139。 assign x0=x0_r。 input clr。//數(shù)值映射模塊的輸出 //assign x0= (state==139。//選擇器使能信號，來自迭代狀態(tài)的輸出 input[15:0]random。 output [15:0]x0。d65535x0)。d65535x0)。//選擇器的輸出 x0 reg[15:0]x1。//減法電路 output [15:0]x1。 //assign out2=out1[15:0]。 endcase end end assign out1=out_r。 state1=s0。 state1=s4。 count2=count2+139。 else begin if(a0[count2]) pp=pp+tt。 end s4: begin 33 if(count2==639。 tt=temp。 state1=s3。 state1=s1。//整體左移一位 count1=count1+139。 else begin if(x1[count1]) p=p + t。 end s1: begin if(count1==539。 //out_r=0。 p=0。 count1=0。 //state1=s0。 32 temp=0。 //完成 16 位乘法運(yùn)算 always(posedge clk) begin if(!clr) begin p=0。b100,s5=339。b010, s3=339。b000,s1=339。//寄存器 reg[63:0]out_r。//狀態(tài)機(jī) reg[31:0]p,t。//x0， x1相乘過程的計(jì)數(shù)器 reg[5:0]count2。//x0 為輸入的定義域， x1為定義域的補(bǔ)碼 reg[31:0]temp。//工作時(shí)鐘 input[33:0]a0。//輸出結(jié)果 output [15:0]out2。Zhang Xiaohong Huang Jian Xie Fei,Computer Study,編輯部郵箱， 2021 年 05期 3637 [12]基于 Logistic 映射和正弦混沌映射的交替混沌加密算法，陸秋琴；馬亮；科技信息 （學(xué)術(shù)研究），編輯部郵箱， 2021 年 12 期 106108 [13]一種值得注意的動力學(xué)行為，劉曾榮；黃欣，《力學(xué)學(xué)報(bào)》， 1997年第 01期 [14] Schuster Chaos:An Introduction (Second Revised Edition)[M].Federal Republic of Germany:VCH,1988 30 八、 附錄 (一 )動態(tài)口令芯片的電路圖 2． Logistic 核心算法模塊結(jié)構(gòu) 3. 基于 FPGA 設(shè)計(jì)的頂層電路圖 31 (二 )基于 FPGA 設(shè)計(jì)的動態(tài)口令芯片各個(gè)子模塊的設(shè)計(jì)代碼 1. count 模塊設(shè)計(jì)代碼 //Logistic 迭代乘法計(jì)算模塊 ,包括了數(shù)值映射模塊 module count(out1, out2, x0, x1, a0, clk, clr )。 29 七、 參考文獻(xiàn) [1]文件加密原理和破解方法的綜述，何毅超；網(wǎng)絡(luò)安全技術(shù)與應(yīng)用，Network Security Technology amp。 本文提出的 Logistic 混沌算法具有便于硬件實(shí)現(xiàn)，算法速度快，應(yīng)用廣泛等優(yōu)點(diǎn)。 通過估算，破解該算法代價(jià)是非常大的，每一次嘗試破解隨機(jī)種子和密碼，僅僅需要記錄的數(shù)據(jù)就超過 8G，從超過 8G 的數(shù)據(jù)中，再進(jìn)行下一次反復(fù)驗(yàn)證迭代，才有可能破解該動態(tài)口令的密碼。通過實(shí)驗(yàn)驗(yàn)證，該動態(tài)口令芯片的混沌狀態(tài)良好，動態(tài)口令的平均值接近最大值的一半，而平均絕對差接近最大值的四分之一。圖 39 中縱坐標(biāo)是隨機(jī)數(shù)的取值，橫坐標(biāo)是隨機(jī)數(shù)的序號，圖中按照從左向右的順序描繪出 150 個(gè)數(shù)據(jù)點(diǎn)，可以看出，在整個(gè)隨機(jī)數(shù)取值的區(qū)間，這些隨機(jī)數(shù)有著非常好的隨機(jī)分布。 定義平均絕對差為每個(gè)隨機(jī)數(shù)減去平均值的差的絕對值的平均數(shù)，理論上，如果樣本數(shù)夠高，平均絕對差應(yīng)該為 倍最大值，從本次實(shí)驗(yàn)上來看，非常接近理想值。不同于高斯分布，如果是一個(gè)混沌隨機(jī)數(shù)，理想狀況的各個(gè)數(shù)值區(qū)間分布概率是相等的。 表 2 隨機(jī)數(shù)分布指標(biāo) 表 2中 A1 至 A5 分別表示隨機(jī)數(shù)落在最大值的 0%20%區(qū)間內(nèi)， 20%40%區(qū)間內(nèi)， 40%60%區(qū)間內(nèi)， 60%80%區(qū)間內(nèi) ， 80%100%區(qū)間內(nèi)。這些隨機(jī)數(shù) 具有很好的混沌分布特點(diǎn)。同時(shí)本文隨機(jī)完成了 4組，每組 1498 個(gè)動態(tài)口令數(shù)據(jù)的實(shí)驗(yàn)。該芯片擁有 8256 個(gè)邏輯單元， 208 個(gè) I/O 管腳。 五、 動態(tài)口令芯片的效果分析 本文利用 FPGA 系統(tǒng)實(shí)現(xiàn)了上述的動態(tài)口令芯片。 “ Top5”模塊功能仿真的代碼覆蓋率結(jié)果如下圖 38 所示： 27 圖 38 “ Top5”模塊功能仿真的代碼覆蓋率結(jié)果 從圖 38的代碼覆蓋率結(jié)果可知，“ Top5”模塊功能仿真的代碼覆蓋率沒有達(dá)到 100%。在整數(shù)域中的初始密碼得到后，給“ Top4”模塊的復(fù)位信號“ clr”一個(gè)有效低電平“ 0”，使“ Top4”模塊完成一次復(fù)位操作，隨后“ Top4”模塊將利用“ mapping”模塊產(chǎn)生的整數(shù)域中的初始密碼參與混沌迭代運(yùn)算。 Top5 模塊 “ Top5”模塊主要由“ mapping”模塊和“ Top4”模塊組成，仿真“ Top5”模塊的主要作用是仿真當(dāng)“ mapping”模塊和“ Top4”模塊聯(lián)合時(shí)，其功能是否正確。“ Top4”模塊功能仿真的代碼覆蓋率結(jié)果如下圖 35所示： 圖 35 “ Top4”模塊功能仿真的代碼覆蓋率結(jié)果 從圖 35的代碼覆蓋率結(jié)果可知，“ Top4”模塊功能仿真的代碼覆蓋率并沒有達(dá)到 100%，經(jīng)過分析 原因有兩個(gè)，一個(gè) 原因是“ diedai”模塊的 設(shè)計(jì) 代碼中 迭代使能信號“ en”和迭代狀態(tài)信號“ state”的組合情況沒有全部出現(xiàn)，仿真器沒有仿真到除“ diedai”模塊的設(shè)計(jì)代碼中迭代使能信號“ en”和迭代狀態(tài)信號“ state”的組合情況之外的其他組合情況，所以條件分支覆蓋率不會達(dá)到 100%?；?FPGA 設(shè)計(jì)的“ Top4”模塊如下圖 33 所示： 圖 33 基于 FPGA 設(shè)計(jì)的“ Top4”模塊 “ Top4”模塊的功能仿真結(jié)果如下圖 34 所示： 25 圖 34 “ Top4”模塊的功能仿真結(jié)果 從上圖 34 的仿真結(jié)果可以得知，當(dāng)“ Top4”模塊完成了復(fù)位操作之后，“ enable”模塊的輸出迭代使能信號“ en”每隔 10s 產(chǎn)生一次有效的高電平，并且迭代次數(shù)計(jì)數(shù)器也相應(yīng)的加 1，從圖中可以很清楚地看到產(chǎn)生第一個(gè)迭代使能信號“ en” ，“ mux2_1”模塊選擇的是隨機(jī)種子“ random”參與混沌迭代計(jì)算，在此后產(chǎn)生迭代使能信號“ en”時(shí)，“ mux2_1”模 塊選擇的都是從“ count” 模塊反饋的混沌序列信號“ out2”參與混沌迭代計(jì)算。 “ Top3”模塊功能仿真的代碼覆蓋率 結(jié)果如下圖 32 所示： 圖 32 “ Top3”模塊功能仿真的代碼覆蓋率結(jié)果 從圖 32的代碼覆蓋率結(jié)果可知，“ Top3”模塊中所有的模塊的設(shè)計(jì)代碼和測試代碼都被仿真到了，覆蓋率達(dá)到 100%?；?FPGA 設(shè)計(jì)的“ Top3”模塊如下圖 30 所示： 圖 30 基于 FPGA 設(shè)計(jì)的“ Top3”模塊 “ Top3”模塊的功能仿真結(jié)果如下圖 31所示： 24 圖 31 “ Top3”模塊的功能仿真結(jié)果 從圖 31的仿真結(jié)果分析得知，當(dāng)“ Top3”模塊完成復(fù)位操作后，每隔10s 給迭代使能信號“ en”一個(gè)有效高電平“ 1”，開始“ diedai”模塊的輸出迭代狀態(tài)信號“ state”為低電平“ 0”，此時(shí)迭代 使能信號“ en”和迭代狀態(tài)信號“ state”控制“ mux2_1”模塊選擇隨機(jī)種子“ random”參與混沌迭代計(jì)算，在隨機(jī)種子“ random”參與混沌迭代計(jì)算后，迭代次數(shù)計(jì)數(shù)器開始加 1，并且迭代狀態(tài)信號“ state”被置“ 1”，在之后的計(jì)算中，迭代使能信號“ en”和迭代狀態(tài)信號“ state”控制“ mux2_1”模塊選擇混沌序列信號“ out2”參與混沌迭代計(jì)算。 “ Top2”模塊功能仿真的代碼覆蓋率結(jié)果如下圖 29 所示： 23 圖 29 “ Top2”模塊功能仿真的代碼覆蓋率結(jié)果 從圖 29的“ Top2”模塊代碼覆蓋率結(jié)果可知，分支覆蓋率沒有達(dá)到 100%,其原因和上文所述“ mux2_1”模塊的代碼覆蓋率結(jié)果一樣，上文已經(jīng)對“ mux2_1”模塊的分支覆蓋率沒有達(dá)到 100%的原因進(jìn)行了分析與說明，在此就不在重復(fù)。 Top2 模塊 “ Top2”模塊主要由“ mux2_1”模塊和“ Top1”模塊組成，仿真“ Top2”模塊的主要作用是確定當(dāng)“ mux2_1”模塊和“ Top1”模塊聯(lián)合時(shí)是否有功能錯(cuò)誤。基于 FPGA 設(shè)計(jì)的“ Top1”模塊 如下圖 24 所示： 21 圖 24 基于 FPGA 設(shè)計(jì)的“ Top1”模塊 “ Top1”模塊的功能仿真結(jié)果如下圖 25所示： 圖 25 “ Top1”模塊的功能仿真結(jié)果 分析上圖 25 可知，當(dāng)給“ Top1”模塊進(jìn)行復(fù)位時(shí)，其輸出信號全部清零，當(dāng)復(fù)位操作完成后，給定一個(gè)初始密碼，一個(gè)隨機(jī)種子及其對應(yīng)的補(bǔ)碼，在時(shí)鐘信號“ clk”的作用下， 進(jìn)過若干個(gè)時(shí)鐘周期后，對應(yīng)的隨機(jī)混沌序列信號“ out1”將被計(jì)算出，此時(shí)隨機(jī)混沌序列信號“ out1”的高 16位“ out2”也輸出。 “ mapping”模塊的仿真代碼覆蓋率結(jié)果如下圖 23所示： 圖 23 “ mapping”模塊的仿真代碼覆蓋率結(jié)果 從圖 23 可知，“ mapping”模塊的仿真代碼覆蓋率并沒有達(dá)到 100%，經(jīng)過分析得出，在該模塊設(shè)計(jì)代碼的狀態(tài)機(jī)中 有 default 項(xiàng)，但是當(dāng)該模塊正常工作時(shí)，是不可能跳到 default 這個(gè)狀態(tài)，由于仿真器沒有把設(shè)計(jì)代 碼中狀態(tài)機(jī)的每個(gè)狀態(tài)都仿真到，所以仿真器給出的代碼覆蓋率結(jié)果不會是 100%?；?FPGA 設(shè)計(jì) 的 “ mapping”模塊如下圖 21 所示： 圖 21 基于 FPGA 設(shè)計(jì) 的 “ mapping”模塊 從上圖 21 可知，“ mapping”模塊的輸入信號有時(shí)鐘信號“ clk”，復(fù)位信號“ reset”，輸入完成標(biāo)志信號“ flag”以及來自“ key”模塊的離散化初始密碼“ din”，輸出信號為“ din”從實(shí)數(shù)域映射到整數(shù)域的初始密碼“ a0”。該模塊仿 真的代碼覆蓋率結(jié)果如下圖 20所示： 19 圖 20 diedai 模塊仿真的代碼覆蓋率結(jié)果 從圖 20可以得知， diedai 模塊的設(shè)計(jì)代碼和測試代碼都被仿真到，代碼覆蓋率達(dá)到了 100%。 該模塊的輸入信號是時(shí)鐘信號“ clk”和復(fù)位信號“ clr”，輸出信號為迭代使能信號“ en”，該模塊在時(shí)鐘信號“ clk”的作用下，控制迭代使能信號“ en”每隔 10s 產(chǎn)生一個(gè)有效電平， 控制迭代使能信號“ en”供后繼模塊“ diedai”模塊和“ mux2_1”模塊使用。 iterat