【正文】 external resistors should have a TC of –50 ppm/176。C to +125176。邏輯輸入負荷因子（ 100 nA 的 最大邏輯“ 1”，在邏輯 25 mA 最大 “ 0” 3 pF 的 電容），低于一數(shù)字相當于所有負載邏輯的家庭，包括無緩沖的 CMOS。這是通過迫使梯子底部的正常電壓。為獲得最佳滿量程溫度系數(shù)的表現(xiàn)，外部電阻應該有一個 TC50 百萬分之 /℃。反饋電容顯示與每項申請的最佳值，這需要電容 25 皮法的補償 DAC 輸出電容。如果在實際使用中，然而， 1 LSB 的變化在一個只有 毫伏的變化（ 1 / 4 LSB）的輸入碼結(jié)果在模擬輸出，差分非線性誤差 將 毫伏，或 3 / 4 LSB 的 。 邏輯吸收電流的要求是只有 25毫安。 C / 176。 指導教師評語： 成 績 簽 名 年 月 日 注： 請將該封面與附件裝訂成冊。 該 AD561 可在四個性能等級。 該 AD561 有一個輸出電壓合格范圍 2 V 至 +10 V 的，可直接電流 到電壓的轉(zhuǎn)換 只有一個輸出電阻，省略了運算放大器 。 C 能，在最壞條件下為 +25 176。 步驟 2? 增益調(diào)節(jié) 將所有位的開和調(diào)整，直到 50瓦增益微調(diào)， R2 中 ， 輸出為 伏特。 10 V的電壓輸出緩沖 圖 ，控制放 大器，開關(guān)單元， R 2R梯形，和位安排對 AD561 電路描述 一個簡化原理圖與電路的基本特點 AD561 是如圖 5所示。Q8攜帶 毫安等。對于非標準的應用，請參考圖 6 的最低值。C for the K and T versions – 1/2 LSB for the J and S. Monotonicity: A DAC is said to be monotonic if the output either increases or remains constant for increasing digital inputs such that the output will always be a singlevalued function of the input. All versions of the AD561 are monotonic over their full operating temperature range. Differential Nonlinearity: Monotonic behavior requires that the differential nonlinearity error be less than 1 LSB both at +25176。10 V Buffered Voltage Output Figure 5. Circuit Diagram Showing Reference, Control Amplifier, Switching Cell, R2R Ladder, and Bit Arrangement of AD561 CIRCUIT DESCRIPTION A simplified schematic with the essential circuit features of the AD561 is shown in Figure 5. The voltage reference, CR1, is a buried Zener (or subsurface breakdown diode). This device exhibits far better allaround performance than the NPN baseemitter reversebreakdown diode (surface Zener), which is in nearly universal use in integrated circuits as a voltage reference. Greatly improved longterm stability and lower noise are the major benefits the buried Zener derives from isolating the breakdown point from surface stress and mobile oxide charge effects. The nominal volt device (including temperature pensation circuitry) is driven by a current source to the negative supply so the positive supply can be allowed to drop as low as volts. The temperature coefficient of each diode is individually determined。10 VOLT BUFFERED BIPOLAR OUTPUT The AD561 can also be connected for a 177。C temperature range and are available in either a 16pin hermeticallysealed ceramic DIP or a 16pin molded plastic DIP. The AD561S and T grades are specified for the –55176。數(shù)字是正真正的二進制代碼（所有位高，邏輯“ 1“，給正滿量程輸出）。 千瓦縮放電阻和控制放大器 A2 強制 1 mA 的參考電流流過晶體管 Q1 的參考，其中有一個相對的 8A 條發(fā)射區(qū)。 10 伏雙極性范圍有一個額外的外部電阻，圖 4所示，一較大的值微調(diào)需要寬容補償薄膜電阻器，這是修剪，以配合全面電流。 1 / 2 LSB 的一微秒。1 / 1024 = 毫伏）。數(shù)字輸入電壓閾值 起到供應水平的積極作用 ； 連接到 VCC的數(shù)字邏輯電源自動設置閾值邏輯系列為正在使用的適當水平 。 C 最大值為 K 和 T 版本 、 60 ppm/176。 附件 1：外文資料翻譯譯文 AD561 芯片 的介紹與應用 AD561 是一款集成了 10 位數(shù)模轉(zhuǎn)換器和高穩(wěn)定電壓轉(zhuǎn)換器 的芯片 。 該 AD561J 和 K，并指明了在 0 176。 結(jié)果由于輸出漏電流 40 兆瓦集電極開路輸出阻抗誤差可以忽略不計 。 C 的溫度變化至 +125 176。 （滿刻度 調(diào)整 到小于 1 個 LSB 額定滿規(guī)模 伏。參考電壓， CR1 的，是一個埋齊納（或地下?lián)舸┒O管）。 前四個顯著的位單元的發(fā)射是完全縮放區(qū)，以配合最佳 VBE和第一季度的 VBE 漂移比賽，以及為測試比賽。 未提交位輸入線將承擔起一個“ 1“狀態(tài)（類似于為 TTL），但他們是高阻抗和受雜音。C and over the temperature range of interest. Differential nonlinearity is the measure of the variation in analog value, normalized to full scale, associated with a 1 LSB change in digital input code. For example, for a 10 volt full scale output, a change of 1 LSB in digital input code should result in a mV change in the analog output (1 LSB = 10 V 180。 this data is then used to laser trim a pensating circuit to balance the overall TC to zero. The typical resulting TC is 0 to 177。 this capacitor is required to pensate for the 25 picofarad DAC output capacitance. UNIPOLAR CONFIGURATION