【正文】 最 后 ， 還 要感謝我的母校 — 陜西理工學(xué)院四年年 來對我的大力 培養(yǎng)； 感謝大學(xué) 四 年來所有的老師 對我的幫助 ，為我打下 電子 專業(yè)知識的基礎(chǔ)；同時還要感謝 我的爸爸媽媽、我的同學(xué)們 ，正是因為有了你們的支持和鼓勵 ，我的 畢業(yè)設(shè)計才會順利 地 完成。實現(xiàn)了四種顏色交通信號燈的交替點亮 ， 以及時間的倒計時顯示，指揮行人和車輛安全通行。 圖 60s 定時單元模塊 仿真圖 (6)譯碼模塊仿真結(jié)果： 圖 為譯碼器的仿真時序。 輸出 7位二進(jìn)制數(shù) end entity ymq。 5s定時單元的主要程序段如下： entity t5s is port (clk,en5a,en5b:in std_logic。 使能信號控制 else t6b=000000。139。 else state=A。139。 圖 的交通示意圖，但是結(jié)合上述原理很容易理解。 復(fù)位電路部分，考慮到程序的簡潔，避免冗長，采用按鍵復(fù)位，在芯片的復(fù)位端口外接復(fù)位電路，通過按鍵對單片機(jī)輸入一個高電平脈沖，達(dá)到復(fù)位目的。 （ 2） CPLD的 發(fā)展歷史及應(yīng)用領(lǐng)域 20世紀(jì) 70 年代，最早的可編程邏輯器件 PLD 誕生了。強(qiáng)大的行為描述能 力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模 電子系統(tǒng) 的重要保證。 (2) VHDL的特點 ① 功能強(qiáng)大、設(shè)計靈活 VHDL 具有功能強(qiáng)大的語言結(jié)構(gòu)，可以用簡潔明確的 源代碼 來描述復(fù)雜的邏輯控制。其中大規(guī)?？删幊踢壿嬈骷抢?EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計的載體，硬件描述語言是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計的主要表達(dá)手段，軟件開發(fā)工具是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計的智能化的自動設(shè)計工具，實驗開發(fā)系統(tǒng)則是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計的下載工具及硬件驗證工具 [5]。 可以說，在近百年的發(fā)展中，道路交通信號控制系統(tǒng)經(jīng)歷了無感應(yīng)控制到有感應(yīng)控制、手動控制到自動控制再到智能控制、單點控制 (點控 )到干線控制 (線控 )再到區(qū)域控制和網(wǎng)絡(luò)控制 (面控 )的過程。當(dāng)今在城市道路交通自動控制、交通監(jiān)測和交通數(shù)據(jù)采集系統(tǒng)中，應(yīng)用最廣的是環(huán)形線圈車輛檢測器。實現(xiàn)路口交通燈系統(tǒng)的控制方法很多 ， 可以用標(biāo)準(zhǔn)邏輯器件 ， 可編程控制器 PLC,單片機(jī) 等方案來實現(xiàn)。陜西理工學(xué)院畢業(yè)設(shè)計 基于 VHDL 交通燈控制電路 設(shè)計 Pride【 kwg】 （ 電信工程系 電子信息工程專業(yè) ,2021級 4） 指導(dǎo)教師： [摘要 ]傳統(tǒng)的交通燈 控制系統(tǒng)多數(shù)由單片機(jī)或 PLC 實現(xiàn)，本文介紹的是基于 EDA 技術(shù)設(shè)計交通燈系統(tǒng)的一種方案。但是這些控制方法的功能修改及調(diào)試都需要硬件電路的支持 ， 在一定程度上增加了功能修改及系統(tǒng)調(diào)試的困難。超聲波檢測器主要在日本等少數(shù)國家得到廣泛應(yīng)用。 交通燈 的 研究目的 不同的城市 存在著 不同 的 城市問題，但 其中有一個共同的問題 就是 城市交通 。 硬件描述語言 (HDL)是相對于一般的計算機(jī)軟件語言如 C、 Pascal而言的。它具有多層次的設(shè)計描述功能，層層細(xì)化，最后可直接生成電路級描述。 ② VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進(jìn)行仿真模擬 [10]。其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因為它的硬 件結(jié)構(gòu)設(shè)計可由 軟件 完成（相當(dāng)于房子蓋好后人工設(shè)計局部室內(nèi)結(jié)構(gòu)），因而它的設(shè)計比純硬件的數(shù)字電路具有很強(qiáng)的靈活性，但其過于簡單的結(jié)構(gòu)也使它們只能實現(xiàn)規(guī)模較小的電路。輸入信號部分，直接在 I/O 口接上按鍵開關(guān)，精簡和優(yōu)化電路 ，該系統(tǒng)對于交通燈及數(shù)碼管的控制只用單片機(jī)本身的 I/O口就可 以實現(xiàn)，顯示電路采用共陽數(shù)碼管。 圖 交通燈工作示意圖 甲 路 乙路 陜西理工學(xué)院畢業(yè)設(shè)計 第 11 頁 共 38 頁 4 系統(tǒng) 設(shè)計 設(shè)計 交通燈控制器的頂層電路圖 是 采用硬件描述語言設(shè)計 的 一個復(fù)雜電路系統(tǒng)， 而且采 用自頂向下的設(shè)計思想，將系統(tǒng)按功能逐層分割的層次化設(shè)計方法。al=39。clr:=39。 then t6b=t6b+1。 （ 3） 10s定時單元控制兩路 左拐 燈的顯示時間，從 DOUT10端口輸出到顯示控制模塊的 AIN10 端口， 10s 定時單元模塊生成器件如圖 所示 ， EN10A、 EN10B分別甲路和乙路紅燈的使能信號控制應(yīng)該那一路紅燈亮。 輸 入的標(biāo)準(zhǔn)時鐘和使能信號 dout5:out std_logic_vector(7 downto 0))。 when 0000=dout7=0111111。 圖中 ain4 是譯碼前的 BCD 碼， dout7 是輸出給 7 段數(shù)碼管的 7為二進(jìn)制數(shù)，由于采用的是共 陰 數(shù)碼管，所以輸出對應(yīng)位的 1代表對應(yīng)段亮。程序中所用到得數(shù)據(jù)均可以根據(jù)實際情況進(jìn)行設(shè)置，修改靈活方便。 陜西理工學(xué)院畢業(yè)設(shè)計 第 22 頁 共 38 頁 參考文獻(xiàn) [1]潘松 ,黃繼民 .EDA 技術(shù)實用教程 .北京 :科學(xué)出版社 ,2021版 . [2]朱正偉 .EDA技術(shù)與應(yīng)用 .北京 :清華大學(xué)出版社 ,2021版 . [3]曾素瓊 .EDA技術(shù)在數(shù)字電路中的探討 [M].重慶：重慶大學(xué)出版社， . [4]譚會生 .EDA技術(shù)綜合應(yīng)用實例與分析 .西安 :西安電子 科技大學(xué)出版社 ,2021版 . [5]Pan Song Application foreground of CPLD/FPGA in electron design[J] Electon technology apply 1997,(7):1621. [6]林濤 .基于 VHDL語言的交通信號控制器的設(shè)計與實現(xiàn) [M].北京： 希望電子出版社， . [7]黃任 ,VHDL 入門 .解惑 .經(jīng)典實例 .經(jīng)驗總結(jié) .北京 :北京航空航天大學(xué)出版社 . 2021. [8]于潤偉 .數(shù)字系統(tǒng)設(shè)計與 EDA技術(shù) .北京 :機(jī)械工業(yè)出版 社 ,2021版 . [9]陶濤 .基于 VHDL語言實現(xiàn)十字路口交通燈設(shè)計 [M].武漢 :武漢理工大學(xué)出版社， . [10]Wei zhou, Zong qiang, Jian new development of precision frequency measurement techniquc[C], preceedings of the 1995 IEEE internitional frequency control symposium .P P. 354 35 9 , 1995. [11]潭會生 ,張昌凡 .EDA技術(shù)及應(yīng)用 .西安 :西安電子科技大學(xué)出版社 ,2021版 . [12]褚振勇 .FPGA設(shè)計與應(yīng)用 .西安 :西安電子科技大學(xué)出版社 . [13]楊恒新 .自頂向下法設(shè)計交通燈控制系統(tǒng) [M].北京： 中國科學(xué)文化出版社， . 陜西理工學(xué)院畢業(yè)設(shè)計 第 23 頁 共 38 頁 附錄 A 英文 文獻(xiàn) The development of EDA and the application of VHDL 9039。 再 次 ， 要感謝 在 畢業(yè)設(shè)計 過程中幫我提供研究資料的同學(xué)們 ， 如果沒有他們的幫助，此次設(shè)計的完成將變得非常困難。 本設(shè)計在確立總體預(yù) 期實現(xiàn)功能的前提下，分層次進(jìn)行設(shè)計。 圖 5s 定時單元模塊 仿真圖 (5)60s定時單元仿真結(jié)果： 圖 60s定時單元 仿真時序 ，在整個電路中控制 紅 燈的亮滅， 甲 路的 60s使能信號 en60a為高電平，輸出根據(jù)時鐘信號計時，開始先清零，然后從 60s 開始倒計時輸出到顯示電路，表示甲陜西理工學(xué)院畢業(yè)設(shè)計 第 17 頁 共 38 頁 路進(jìn)行 60s倒計時。 輸入四位 BCD碼 dout7:out std_logic_vector(6 downto 0))。 （ 4） 5s定時單元控制兩路 黃 燈的顯示時間，從 DOUT5端口輸出到顯示控制模塊的 AIN5 端口，5s定時單元模塊生成器件如圖 ， EN5A、 EN5B分別甲路和乙路紅燈的使能信號控制應(yīng)該那一路紅燈亮。 then t6b=t6b+1。or en45b=39。039。ag=39。交通規(guī)則明確顯示必須按照交通指示燈來執(zhí)行，尤其是左拐，只有在左拐燈亮的時候才可以左拐。 在整個系統(tǒng)設(shè)計當(dāng)中， 以 AT89C52 單片機(jī)為核心， 為使各模塊穩(wěn)定工作，采用單片機(jī)控制模塊提供電源，節(jié)約成本，但輸出功率不高 。由于 CPLD 內(nèi)部采用固定長度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計的邏輯電路具有時間可預(yù)測性，避免了分段式互連結(jié)構(gòu)時序不完全預(yù)測的缺點。 (3) VHDL的優(yōu)勢 ① 與其他的硬件描述語言相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè) 計的基本點。 EDA技術(shù)涉及面很廣，內(nèi)容豐富，主要應(yīng)掌握如下四個方面的內(nèi)容 :(1)大規(guī)?？删幊踢?輯器件 ； (2)硬件描述語言 ； (3)軟件開發(fā)工具 ； (4)實驗開發(fā)系統(tǒng)。 目前城市交通控制研究的新發(fā)展主要體現(xiàn)在城市交通網(wǎng)絡(luò)的各個方面 :區(qū)域交通信號燈和城市快速公路匝道口的新的控制方法上 ； 實現(xiàn)區(qū)域和快速公路的集成控制 ； 采用動態(tài)路由導(dǎo)航與交通網(wǎng)絡(luò)控制結(jié)合以實現(xiàn)先進(jìn)車輛控制系統(tǒng) AvcS為主的智能交通系統(tǒng) (ITS)； 以實現(xiàn)先進(jìn)交通管理系統(tǒng) ATMS和先進(jìn)駕駛員信息系統(tǒng) ATIS為主的城市多智能體交通控制系統(tǒng) ； 以及一些輔助的交通策略如道路自動計費、公共交通優(yōu)先等。繼氣動橡皮管式檢測器之后，雷達(dá)、超聲波、光電、地磁、電磁、微波、紅外以及環(huán)形線圈等檢測器相繼問世。 EDA技術(shù)使得電子電路設(shè)計者的工作僅限于利用硬件描述語言和 EDA軟件平臺來完成對系統(tǒng)硬件功能的實現(xiàn) ， 極大地提高了設(shè)計效率 ， 縮短了設(shè)計周期 ， 節(jié)省了 設(shè)計成本 [2]。通過對系統(tǒng)進(jìn)行結(jié)構(gòu)分析，采用了層次化的設(shè)計方法，給出了各個模塊的 VHDL 程序，利用 Max+PlusⅡ 對應(yīng)用程序進(jìn)行了仿真，并給出了相應(yīng)的仿真結(jié)果 。因此 ， 在設(shè)計 中采用 EDA技術(shù) ， 應(yīng)用目前廣泛應(yīng)用的 VHDL硬件電路描述語言 ， 實現(xiàn)交通燈系統(tǒng)控制器的設(shè)計 ， 利用 MAX+PLUSⅡ 集成開發(fā)環(huán)境進(jìn)行綜合、仿真 ,并下載到 CPLD復(fù)雜 可編程邏輯器件中 ， 完成系統(tǒng)的控制作用。 計算機(jī)技術(shù)的出現(xiàn)為交通控制技術(shù)的發(fā)展注入了新的活力， 1952年，美國科羅拉多州丹佛市首次利用模擬計算機(jī)和交通檢測器實現(xiàn)了對交 通信號機(jī)網(wǎng)的配時方案自動選擇式信號燈控制，而加拿大多倫多市于 1964年完成了計算機(jī)控制信號燈的實用化，建立了一套由 IBM650型計算機(jī)控制的交通信號協(xié)調(diào)控制系統(tǒng)，成為世界上第一個具有電子數(shù)字計算機(jī)城市交通控制系統(tǒng)的城市。在交叉 路 口如何解決混合交通流中的相互影響，就是解決問題 的關(guān)鍵 所在 。 HDL是用于設(shè)計硬件電子系統(tǒng)的計算機(jī)語言，它描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式 [6]。 VHDL 支持同步電路、異步電路和隨機(jī)電路的設(shè)計，這是其他硬件描述語言所不能比擬的。 ③ VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能 ， 符合市場 大規(guī)模系統(tǒng) 、 高效 、 高速的完成 且 必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn) 的需求 。為彌補(bǔ) PLD 只能設(shè)計小規(guī)模電路這一缺陷， 20 世紀(jì) 80 年代中期，推出了復(fù)雜可編程邏輯器件 CPLD。整個系統(tǒng)組成框圖如 圖 ： 圖 方案二系統(tǒng)組成框圖 A 車道信號 燈 B 車道信號燈 倒計時顯示器 邏輯控制電路 主控制器 計時控制電路 預(yù)置數(shù)產(chǎn)生電路 時鐘產(chǎn)生電路 AT89C52 單片機(jī) 數(shù)碼管倒計時顯示 晶振電路 復(fù)位電路 各車道信號燈 陜西理工學(xué)院畢業(yè)設(shè)計 第 9 頁 共 38 頁 方案三：采用可編程邏輯器件來實現(xiàn) 該設(shè)計方案以 CPLD器件為核心，用 VHDL編程實現(xiàn)各 計時單元以及控制電路的 功能，在 Max+Plus Ⅱ 軟件上仿真調(diào)試，顯示電路采用 7段得共 陰 數(shù)碼管。在頂層設(shè)計中，要對內(nèi)部各功能模塊的連接關(guān)系和對外的接口關(guān)系進(jìn)行描述，而功能模塊實際的邏輯功能和具體的實現(xiàn)形式則由下一層模塊來描述。039。139?？刂戚敵鰯?shù)據(jù) else t6b=000000。 10s定時單元的主要程序段如下： 陜西理工學(xué)院畢業(yè)設(shè)計 第 14 頁 共 38 頁 entity t10s is port (clk,en10a,en10b:in std_logic。 輸出的 8位二進(jìn)制數(shù) end entity t5s。數(shù)碼管顯示 0 when 0001=dout7=0000110。例如圖中輸出 0111111，在數(shù)碼管上顯示 0，輸出 0000110，在數(shù)碼管上顯示 1，其他的同理。通過此次設(shè)計，我對于 VHDL硬件描述語言有了更深入地了解，也在原來所學(xué)的理論基礎(chǔ)上進(jìn)一步的應(yīng)用。s in 20 centuries, internatio