【正文】 模擬信號可以從IINA 和 QINA 口輸入，具體如 0~2V 模擬信號輸入的原理圖。 A/D 模數(shù)轉(zhuǎn)換器 A/D 轉(zhuǎn)換器在 DSP 外圍電路設(shè)計中，需要根據(jù)設(shè)計 的需要選用合適的 AD，本設(shè)計中采用 AD 公司的 AD9201 型號。 FLASH 和 SDRAM 的具體電路原理連接圖如圖 43 所示。其他器件的提供電壓在 ，因此，選擇 TPS767D318 將 5V 變?yōu)? 和 ，供給各個器件 ]12[ 。在編程時，正、余弦函數(shù)產(chǎn)生的方法一般有兩種：一種是在每一步直接產(chǎn)生，另一種是在程序開始前預(yù)先計算出 rW ，將 r =0， 1，?， 1?N 這 N 個獨立的值存于數(shù)組中，等效于建立了一個正、余弦函數(shù)“表”，在程序執(zhí)行時可直接查“表”得到。離散信號的傅里葉變換表示為： )(kX =???10 )(Nn WnxnkN ， k =0,1,2，? 1?N （ 312） 其中 W N =e Nj /2?? ，稱為蝶形因子，式（ 312）就是 N 點 DFT，運算量為 N2 次乘法和 N 2 次加法。當累加器中的值超過 32 位時，指數(shù)為負值。 ?桶形移位寄存器 TMS320C54x CPU 內(nèi)部有一個 40 位的桶形移位器，主要用于累加 器或數(shù)據(jù)區(qū)操作數(shù)的定標。這就很 容易將中斷向量表從引導(dǎo) ROM 中移出來，然后再根據(jù)存儲器圖安排。 E X P e nc ode rM U XT t e gs t e rS ign C t r S ign C t rM ul t e ghe r ( 17* 17)F r a c t iona l M U XA c c ge r ( 40)Z E R O S A T R O U N DA ( 40) B ( 40)M U XS ign C t r S ign C t rA L U ( 40)S ign C t rM U XC O M PT R NTCM S W / L S Ws e le c tB a r r e ls hi r f t e r 圖 21 TMS320VC5402 DSP 內(nèi)部結(jié)構(gòu)圖 TMS320VC5402 的主要特性 其主要特點 ]16[ 有： ? 操作速率達 100MIPS； ? 具有先進的多總線結(jié)構(gòu)，包括 3 組 16bit 數(shù)據(jù)總線、 1 組程序總線和 4 條地址總線； ? 40bit 算術(shù)邏輯單元（ ALU），包括一個 40bit 的桶形移位器以及兩個獨立的 40bit 累加器； ? 17? 17bit 并行乘法器，與 40bit 的專用加法器相連，應(yīng)用于非流水線式單周期 MAC； 東北電力大學(xué)本科畢業(yè)設(shè)計論文 7 ? 比較、選擇和存儲單元（ CSSU）用于 Viterbi運算器的加法 /比較 /選擇； ? 指數(shù)編碼器在一個周期里計算一個 40bit 累加器值 的哇 指數(shù)值； ? 雙地址發(fā)生器，其中包括 8 個輔助寄存器和兩個輔助寄存器算術(shù)單元（ ARAUS）； ? 數(shù)據(jù) /程序?qū)ぶ房臻g 1M 16bit，內(nèi)存 4K 16bit ROM 和 16K 16bit 雙存取RAM； ? 內(nèi)置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)（ PLL）時鐘發(fā)生器、 2 個多通道緩沖串行口、 1 個 8bit 并行與外部處理器通信的 HPI 口、 2 個 16bit 定時器以及 6通道 DMA 控制器； ? 低功耗，工作電源 和 ； ? 數(shù)據(jù)總線具有總線保持特性； ? 支持單指令循環(huán)和快指令循環(huán)； ? 支持存儲塊傳送指令； ? 支持 32bit 長操作數(shù)指令； ? 支持同時讀取 2 個或 3 個操作數(shù)讀指令； ? 支持并行存儲和并行裝入的算術(shù)指令； ? 支持條件存儲指令及中斷快速返回指令； ? 軟件可編程等待狀態(tài)發(fā)生器和可編程的存儲單元轉(zhuǎn)換； ? 單周期定點指令執(zhí)行時間 10ns~25ns。 主要研究方法（手段） 本課題旨在研究基于 DSP 的譜分析儀設(shè)計，并要求成品具有某些優(yōu)勢。 頻譜分析儀的發(fā)展有兩個趨勢：在高頻、超高頻和微波頻段是全景顯示或倍頻程掃描，在低頻和超低頻則是實時分析。 在實際工作中，一般處理的信號可以分為規(guī)則信號（確定性信號）和隨機信號（非確定性信號）兩類。 在這種頻譜分析儀中，為獲得良好的儀器線性度和高分辨率，對信號進行數(shù)據(jù)采集時， ADC 的取樣率最少等于輸入信號最高頻率的兩倍，亦即頻率上限是100MHz的實時頻譜分析儀需要 ADC 有 200MS/S 的取樣率。 本課題主要做了以下工作：首先，本文介紹了頻譜分析儀的作用、課題背景、現(xiàn)狀及發(fā)展趨勢；然后，設(shè)計了以 TI 公司的定點數(shù)字信號處理器（ DSP）TMS320VC5402 為 CPU 的開發(fā)系統(tǒng)，包括復(fù)位電路、時鐘電路、存儲器擴展、電源模塊、 AD 采樣、 DA 單元、 JTAG 等的設(shè)計；由于 CPU 采用 FFT 算法，所以詳細介紹了 FFT 的原理以及其在 TMS320VC5402 上的實現(xiàn)。 頻譜分析儀（簡稱頻譜儀），顧名思義它的功能是 確定一個變化過程（稱為信號）的頻率成分，以及各頻率成分之間的相對強弱關(guān)系 ]2[ 。 根據(jù)采樣定律，一個頻帶有限的信號，可以對它進行時域采樣而不丟失任何信息， FFT 變換則說明對于時間有限的信號（有限長序列），也可以對其進行頻域采樣，而不丟失任何信息。直接法就是先計算N個數(shù)據(jù)的傅里葉變換，然后取頻域和其共軛的乘積得到功率譜；間接法則是先計算 N個樣本數(shù)據(jù)的估計自相關(guān)函數(shù)，然后再計算自相關(guān)數(shù)據(jù)的傅里葉變換得到功率譜。 ATTEN 的 AT606 的靈敏度為 ? 1dB。具體原理圖如圖 11 所示。 程序存儲器空間存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。 TMS320C54x 的中央處理單元（ CPU） 中央處理單元（ CPU ]15[ ）是 DSP 芯片的核心部件，它的性能直接關(guān)系到 DSP器件的性能。TMS320C54x 中的比較、選擇 和存儲單元（ CSSU）就是專門為 Viterbi算法設(shè)計進行加法 /比較 /選擇（ ACS）運算的硬件單元，其功能框圖如圖 27 所示。 東北電力大學(xué)本科畢業(yè)設(shè)計論文 15 第 3 章 FFT 原理及其實現(xiàn) FFT 原理 快速傅里葉變換（ FFT）是一種高效實現(xiàn)離散傅里葉變換的算法，在數(shù)字信號處理系統(tǒng)中， FFT 作為一個非常重要的工具經(jīng)常被使用，甚至成為 DSP 運算能力的一個考核因素。 FFT 算法 碼位倒置 FFT 的碼位倒置實際上是將輸入數(shù)據(jù)進行位倒序，以便在輸出時得到正確的序列，以 N=8 為例說明碼位倒置的原理。 FFT 的仿真結(jié)果 使用 仿真，得到的輸入信號的時域波形、頻譜圖及輸出信號的功率譜如圖 34， 35， 36 所示。 當 ___WE 處在低電平讀狀態(tài)時，控制 IS61C6416 的讀寫， ___UB 寫高位數(shù)據(jù)， ___LB寫低位數(shù)據(jù)。 JTAG 接口 20 世紀 70 年代末，由于電子技術(shù)的發(fā)展， PC 的密度增加，芯片封裝變小，傳統(tǒng)測試的局限性日益顯現(xiàn)。 一個采樣保持功能，在每個階段，容許一個新的采樣進來，第一個階段被操作，而且下一個階段還可繼續(xù)處理前面的采樣，這種“管線處理”使得在一個采樣進來和相應(yīng)輸出到輸出緩存之間，存在三個時鐘周期。它是一個可編程 16 位。 ? 封裝規(guī)模小 AD9201 提供完整綜合功能的緊湊的 28 引腳 SSOP 封裝。同時需要考慮到系統(tǒng)振蕩器達到穩(wěn)定工作狀態(tài)至少需要20ms，復(fù)位電路 至少需要產(chǎn)生 10 個機器周期，約為 21ms 低電平復(fù)位脈沖。 IS61C6416 是 1M（ 64K*16bit）、 5V 電壓高速靜態(tài) RAM，訪問時間 15ns，三態(tài)輸出，在工藝制造方面使用了高性能的 CMOS 技術(shù)，創(chuàng)新的電路設(shè)計技術(shù)使得其具有穩(wěn)定可靠的處理能力，存取時間快，功耗低等特點。 FFT 實現(xiàn)的程序 本設(shè)計采用 256 個數(shù)據(jù)為例來說明 FFT 在 TMS320C54x 上的實現(xiàn)。 圖 32 基 2 DIT FFT 蝶形運算 按照基 2DIT 計算 8 點信號的 FFT，信號流圖如圖 33 所示，從圖中可以看出輸入是順序的，而輸出是按照碼位倒置的順序排列的。其輸入電壓的絕對范圍是 ~+，除少數(shù)引腳外，其輸入電平是與 TTL 邏輯電平兼容的，因此 TMS320VC5402 的輸入引腳僅能與 的 CMOS 電路連接，不能與 5VTTL 電路、 5VCMOS 電路 連接。其中硬件乘法器用來完成乘法運算，專用加法器用來完成累加、取整、飽和等操作。有兩條指令 PORTR 和 PORTW，可以對 I/O 存儲器空間訪問，訪問時，讀寫時序與程序存儲器空間和數(shù)據(jù)存儲器空間有很大不同。 東北電力大學(xué)本科畢業(yè)設(shè)計論文 8 ? 4 條 地址 總線（ PAB、 CAB、 DAB 和 EAB） 4 條 地址 總線（ PAB、 CAB、 DAB 和 EAB）用于傳送執(zhí)行指令所需要的地址。具體設(shè)計圖如附錄 I。 MS2711D 的頻譜儀的分辨力帶寬 60Hz~1MHz。功率譜估計可以分為經(jīng)典譜估計（非參數(shù)估計）和現(xiàn)代譜估計（參數(shù)估計）]10[。 用 FFT 計算信號頻譜的算法 離散傅里葉變換 X（ k）可看作是 z變換在單位圓上的等距高采樣值，同樣，X(k)也可看作是序列傅氏變換 X( ?ej )的采樣，采樣間隔位 NN /2?? ? 。頻譜分析儀可應(yīng)用于諸多領(lǐng)域，如通訊發(fā)射機以及干擾信號的測量，頻譜的監(jiān)測，器件的特性分析等，但各行各業(yè)對其性能要求也不盡相同。 關(guān)鍵詞 ： TMS320VC5402；頻譜分析； FFT；功率譜 II 東北電力大學(xué)本科畢業(yè)設(shè)計論文 Abstract With the rapid development of puter and microelectronics technology, spectrum analysis based on digital signal processing (DSP) has been applied to various fields and play an important role. A spectrum analyzer for the signal analysis is indispensable, it can make use of frequency analysis of signals. A spectrum analyzer can be applied to many fields, such as munication transmitter and the interfering signal measurement, spectrum monitoring, device characteristics analysis and so on, but in all walks of life to its performance requirements are also different. This topic mainly done the following work: first of all, this paper introduces the role of a spectrum analyzer, topic background, present situation and development trend。為了擴展頻率上限，可在 ADC 前端增加下變頻器；本振采 用數(shù)字調(diào)諧振蕩器，這種混合式的頻譜分析儀可擴展到幾 GHz 以下的頻段使用。 由于隨機信號的不確定性，所以它的電壓頻譜也是不確定的，但是對于常見的具有各態(tài)歷經(jīng)的平穩(wěn)隨機信號，可以得到確定的相關(guān)函數(shù)，相關(guān)函數(shù)序列的量綱是功率單位，相關(guān)函數(shù)的傅立葉變換或 z變換就表示這類隨機信號的功率譜密 東北電力大學(xué)本科畢業(yè)設(shè)計論文 3 度函數(shù)，簡稱功率譜。但無論是高頻還是低頻頻譜儀都是向著寬的頻率范圍、高靈敏度及平坦的響應(yīng)、寬的分析譜寬，并具有平坦的幅度響應(yīng)、窄的分辨帶寬和低的波形因數(shù)、寬的動態(tài)范圍與測量范圍以及良好的頻譜顯示純度發(fā)展，想著固體話、高穩(wěn)定性和可靠性、操作簡單、使用方便、價格低廉以及高的抗干擾性能、多功能綜合測試和自動測試，向著定量分析發(fā)展 ]11[ 。在了解課題以后，接下來本人通過各種途徑收集關(guān)于課題的資料。 采用各自分開的數(shù)據(jù)總線分別用于讀數(shù)據(jù)和寫數(shù)據(jù)，允許 CPU 在同一個機器周期內(nèi) 進行兩次讀操作和一次寫操作。復(fù)位時，DROM 位被清 0。40 位桶形移位器的功能框圖如圖 25 所示。 ST0 和 ST1 包括各種工作條件和工作方式的狀態(tài)， PMST 包括存儲器配置狀態(tài)及其他控制信息，如表 21，表 22，表 23。 圖 31 N=8 時，NW的對稱性和周期性 東北電力大學(xué)本科畢業(yè)設(shè)計論文 16 FFT 算法的導(dǎo)出 FFT 算法分為時間抽取 FFT（ DIT）和頻率抽取 FFT（ DIF），本設(shè)計采用了