【正文】 s CPU development system, including the reset circuit, clock circuit, memory expansion, a power supply module, AD sampling, DA units, such as JTAG design。利用頻譜分析儀不但能夠快速準確地顯示信號頻譜、提供強大的測量動態(tài)范圍，而且能夠利用其所具有的各種測試功能對信號頻率、電平、信號頻譜純度及抗干擾特性進行分析 ]1[ 。頻譜分析儀是頻率覆蓋最寬的測量儀器之一，無論測量連續(xù)信號或調制信號，頻譜分析儀都是很理想的測量工具。 在這種頻譜分析儀中，為獲得良好的儀器線性度和高分辨率，對信號進行數據采集時， ADC 的取樣率最少等于輸入信號最高頻率的兩倍，亦即頻率上限是100MHz的實時頻譜分析儀需要 ADC 有 200MS/S 的取樣率。由此可知，最高輸入頻率取決于取樣率；分辨率取決于取樣點數。由此看出，離散傅里葉變換實質上是其頻譜的離散頻域采樣，對頻率具有選擇性（ Nkk /2?? ? ），在這些點上反映了信號的頻譜。如果采樣點為 N ，直接 DFT 運算需要 2N 次乘法操作，需要大量的運算時間。 在實際工作中，一般處理的信號可以分為規(guī)則信號（確定性信號）和隨機信號（非確定性信號）兩類。 功率譜估計（ PSD） ]9[ 是利用給定的一組樣本數據估計一個平穩(wěn)隨機信號的功率譜密度，它能給出被分析對象的能量隨頻率分布的情況。經典的功率譜估計有 2種：一種是直接法；另一種是間接法。 60 年代末期，可以為頻譜儀提供頻率和幅度的校準，前端預選的頻譜儀問世，它標志著頻譜儀從此進入了定 量測試的時代。 頻譜分析儀的發(fā)展有兩個趨勢：在高頻、超高頻和微波頻段是全景顯示或倍頻程掃描，在低頻和超低頻則是實時分析?，F代頻譜儀的頻率范圍通?？蓮牡皖l段至射頻段，甚至微波段。 （ 3） 靈敏度 指在給定分辨力帶寬、顯示方式和其他影響因素下，頻譜儀顯示最小信號電平的能力，以 dBm、 dBu、 dBv、 V 等單位表示。 （ 5） 頻率掃描寬度（ Span） 另有分析譜寬、掃寬、頻率量程 、頻譜跨度等不同叫法。 主要研究方法（手段） 本課題旨在研究基于 DSP 的譜分析儀設計，并要求成品具有某些優(yōu)勢。 本課題主要設計方案是從硬件設計和軟件編程兩個方面來完成設計目的，選用 TI 公司 TMS320VC5402 定點數字信號處理芯片 ]13[ 作為 CPU。 東北電力大學本科畢業(yè)設計論文 5 設計方案介紹 本課題是采用中斷查詢的方式來控制時序，主要有 AD、 DA、 CPU、 CPLD、JTAG、 FLASH、 RAM 等組成，數據的處理是在 CPU 里進行，由于 CPU 是采用FFT 數字信號處理技術，數據量比較大，需 要存儲器來存儲，而整個過程的時序控制由 CPLD 來控制。 東北電力大學本科畢業(yè)設計論文 6 第 2 章 TMS320VC5402 芯片介紹 DSP 具有體積小、成 本低、易于產品化、可靠性高、易擴展及方便地實現多機分布式并行處理等性能，所以在很多領域得到了廣泛的應用，但實際上沒有一個處理器能完全滿足所有的或絕大多數應用需要，因此，在選擇處理器時需要根據性能、成本、集成度、開發(fā)的難易程度以及功耗等因素進行綜合考慮 ]14[ 。 E X P e nc ode rM U XT t e gs t e rS ign C t r S ign C t rM ul t e ghe r ( 17* 17)F r a c t iona l M U XA c c ge r ( 40)Z E R O S A T R O U N DA ( 40) B ( 40)M U XS ign C t r S ign C t rA L U ( 40)S ign C t rM U XC O M PT R NTCM S W / L S Ws e le c tB a r r e ls hi r f t e r 圖 21 TMS320VC5402 DSP 內部結構圖 TMS320VC5402 的主要特性 其主要特點 ]16[ 有： ? 操作速率達 100MIPS； ? 具有先進的多總線結構，包括 3 組 16bit 數據總線、 1 組程序總線和 4 條地址總線； ? 40bit 算術邏輯單元（ ALU），包括一個 40bit 的桶形移位器以及兩個獨立的 40bit 累加器； ? 17? 17bit 并行乘法器，與 40bit 的專用加法器相連，應用于非流水線式單周期 MAC； 東北電力大學本科畢業(yè)設計論文 7 ? 比較、選擇和存儲單元（ CSSU）用于 Viterbi運算器的加法 /比較 /選擇； ? 指數編碼器在一個周期里計算一個 40bit 累加器值 的哇 指數值； ? 雙地址發(fā)生器，其中包括 8 個輔助寄存器和兩個輔助寄存器算術單元（ ARAUS）； ? 數據 /程序尋址空間 1M 16bit，內存 4K 16bit ROM 和 16K 16bit 雙存取RAM； ? 內置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)（ PLL）時鐘發(fā)生器、 2 個多通道緩沖串行口、 1 個 8bit 并行與外部處理器通信的 HPI 口、 2 個 16bit 定時器以及 6通道 DMA 控制器； ? 低功耗，工作電源 和 ； ? 數據總線具有總線保持特性； ? 支持單指令循環(huán)和快指令循環(huán)； ? 支持存儲塊傳送指令； ? 支持 32bit 長操作數指令； ? 支持同時讀取 2 個或 3 個操作數讀指令； ? 支持并行存儲和并行裝入的算術指令； ? 支持條件存儲指令及中斷快速返回指令； ? 軟件可編程等待狀態(tài)發(fā)生器和可編程的存儲單元轉換； ? 單周期定點指令執(zhí)行時間 10ns~25ns。 片內有 4 條程序 /數據總線、 4 條地址總線，其功能如下： ? 1 條程序總線（ PB） 程序總線（ PB）傳送由程序存儲器取出的指令操作代碼和立即操作數。 TMS320C54x 的存儲器分配 ? 存儲器空間 TMS320C54x 的總存儲空間為 192K 字，由 3 個獨立的可選擇空間組成： 64K字程序空間、 64K 字數據空間、 64K 字 I/O 空間。 TMS320VC5402 存儲器分配圖和擴展程序存儲器分配圖分別如圖 22， 23 所示。這就很 容易將中斷向量表從引導 ROM 中移出來，然后再根據存儲器圖安排。 ? I/O 存儲器 除程序存儲器空間和數據存儲器空間外， C54x 系列器件還提供了 I/O 存儲器空間，利用 I/O 空間可以擴展外部存儲器。訪問 I/O 是對 I/O 映射的外部器件進行訪問，而不是訪問存儲器。 ? 算術邏輯運算單元（ ALU） 算術邏輯單元（ ALU）可以實現加 /減法運算、邏輯運算等大部分算術和邏輯功能，且大多數算術邏輯運算指令都是單周期指令。 ?桶形移位寄存器 TMS320C54x CPU 內部有一個 40 位的桶形移位器，主要用于累加 器或數據區(qū)操作數的定標。桶形移位寄存器的輸出連到 ALU 或經過 MSW/LSW（最高有效字 /最低有效字）寫選擇單元至EB 總線。 C B 15 C B 0D B 15 D B 0P B 15 P B 0TX M U X Y M U XS ign c t rS ign c t rXM YMM ul t i pl ie r ( 17* 17)F r a c t / intM U XXA YAA dde r ( 40)Z e r o de t e c tR oun dS A T404001717F R C T17OVMO V A / O V BZ A / Z B40 圖 26 乘法器 /加法器單元功能框圖 ?比較、選擇和存儲單元（ CSSU） 在數據通信、模式識別等領域，往往要利用到 Viterbi（維特比）算法。它主要用于 完成定點數轉換為浮點數的歸一化和標準化處理，該硬件為定點 DSP 進行浮點操作提供了方便。當累加器中的值超過 32 位時，指數為負值。 TMS320C54x 片內外設簡介 TMS320C54x 擁有完善的片內外設，可完成豐富的功能，組成如下：通用 I/O引腳、定時器、時鐘發(fā)生器、主機接口（ HPI）、串行口、軟件可編程等待狀態(tài)發(fā)生器、可編程塊切換邏輯、直接存儲器訪問控制器。5VTTL/CMOS 電路的輸出信號要經過電平轉換后才能送給 TMS320VC5402，否則可能損壞 TMS320VC5402。通常輸入的序列為復數，利用對稱性組合可以對實數實現更高效的 DFT 變換。離散信號的傅里葉變換表示為： )(kX =???10 )(Nn WnxnkN ， k =0,1,2，? 1?N （ 312） 其中 W N =e Nj /2?? ，稱為蝶形因子，式（ 312）就是 N 點 DFT，運算量為 N2 次乘法和 N 2 次加法。計算 k=N/2~N1 的 X(k)可利用 2/NkNkN WW ??? 得： )()()2/( kZWkYNkX kN??? (317) 同理，進一步可得 N/4 點的 FFT，重復抽取即可得 2 點 FFT。 圖 33 8 點基 2 DIT FFT 信號流圖 東北電力大學本科畢業(yè)設計論文 17 實數序列的 FFT 實際應用中，通常輸入的序列是實數，計算實數序列的 FFT 可以采用復數算法，只要將虛部置零即可，考慮到 FFT 的對稱性，可以將實數序列組成復數序列然后進行復數 FFT，然后再將計算結果分解成實數。 1， 3， 5， 7 對每一組再按奇、偶分開，這時應將每一組按自然順序排列，故抽取后得到四組，每組序號為 0， 4 166。在編程時，正、余弦函數產生的方法一般有兩種：一種是在每一步直接產生，另一種是在程序開始前預先計算出 rW ，將 r =0， 1，?， 1?N 這 N 個獨立的值存于數組中，等效于建立了一個正、余弦函數“表”，在程序執(zhí)行時可直接查“表”得到。可以得到計算方程 )()()(1 qXWpXpX mkNmm ??? （ 321） )()()(1 qXWpXqX mkNmm ??? （ 322） 完成 MN 2? 點的 DFT 計算需要 logN2 級迭代運算，那么計算 256 個點的 DFT就要 8 級迭代運算。 FFT 的基本過程主要由碼位倒置、產生三角因子、蝶形運算和計算功率譜等組成， 主要部分程序詳見附錄 II。 2） 系統至少擴充一定數量的 FLASH，以便升級存儲執(zhí)行代碼和存儲關鍵數據防止掉電丟失。其他器件的提供電壓在 ，因此，選擇 TPS767D318 將 5V 變?yōu)? 和 ，供給各個器件 ]12[ 。 其中晶體振蕩器的頻率為 10MHz，因為 TMS320VC5402 的工作頻率為 100MHz，采用倍頻系數為 10 的時鐘模式。 當 ___CE 在高電平時， IS61C6416 處在待機模式，功耗將減低；在低電平時，CMOS 處在輸入狀態(tài)。字范圍內的數據（ *16）出現在 DQ15 DQ0；字節(jié)寬度（ *8）數據顯示關于 DQ7 DQ0。 FLASH 和 SDRAM 的具體電路原理連接圖如圖 43 所示。同時，電源電壓一旦降到門限值以下，復位電路就會強制 DSP 進入復位狀態(tài)，從而確保系統穩(wěn)定工作。設計時實際復位時間參數應大于 21ms。 仿真器通過一個 14 針的接口與 DSP 的 JTAG 端口進行通信。 A/D 模數轉換器 A/D 轉換器在 DSP 外圍電路設計中，需要根據設計 的需要選用合適的 AD，本設計中采用 AD 公司的 AD9201 型號。 ? 片上基準電壓 AD9201 包括了一個片上帶隙補償參考電壓引腳，可編程為 1V 或 2V。 該款 AD 的工作原理 AD9201 集成了兩個 AD 轉換器 I/Q，它們在 CLOCK 時鐘輸入信號上升沿時，將同時采樣接收到的輸入信號，而且這兩個轉換器將轉換操作分配到幾個不同的小 A/D 子塊上處 理，以逐步提高轉換精度；還集成了兩個模擬輸入緩存；一個內部參考；一個參考緩存和一個輸出復用器。 東北電力大學本科畢業(yè)設計論文 25 AD9201 在供電方面是比較靈活的，從 ~，可以相互獨立供電。模擬信號可以從IINA 和 QINA 口輸入，具體如 0~2V 模擬信號輸入的原理圖。 圖 46 AD 和 CPU 的連接圖 D/A 數模轉換器 D/A 單元負責把 DSP 處理的數據轉換為模擬輸出， 采用 TI 公司為 DSP 外圍設備配套的一種 D/A 轉換器 TLV5617A ]12[