【正文】 AS 為測量與自檢 選擇 端口 ，接單片機的 引腳， FX 接標準頻率 信號 輸入， FS 接被測頻率 信號輸入。當 CLR 信號為高電平時，計數(shù)器的值清零，當 CLR 信號為低電平，同時標準頻率信號 計數(shù)器使能端 BENA 為高電平有效的情況下，每當 標準頻率 信號 BCLK有一個上升沿到達時，計數(shù)器的值便加 1，直至使能端 BENA 變?yōu)榈碗娖健Ｍ瑫r START 引腳變?yōu)榈碗娖?， 用以通知單片機計數(shù)結(jié)束。其中 DSA、 DSB(第 2 管腳 )為串行數(shù)據(jù)輸入端， 兩個引腳按邏輯與運算規(guī)律輸入信號， 數(shù)據(jù)通過兩個輸入端（ DSA 或 DSB）之一串行輸入，任意一個 輸入端可以用作高電平使能端，控制另一輸入端的數(shù)據(jù)輸入。晶體振蕩頻率越高， 則系統(tǒng)的時鐘頻率越高，單片機運行速度也就越快。信號放大與波形整形電路的作用即在于此。 VHDL 既是 IEEE 承認的標 準，故VHDL 的設(shè)計描述可以被不同的 EDA 設(shè)計工具所支持。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口，非常適 用于可編程邏輯芯片的應(yīng)用設(shè)計。在設(shè)計輸入之后， Quartus II 的編譯器將給出設(shè)計輸入的錯誤報告。 Altera 的 Quartus II 提供了完整的多平臺設(shè)計環(huán)境，能滿足各種特定設(shè)計的需要，也是單芯片可編程系統(tǒng)（ SOPC）設(shè)計的綜合性環(huán)境和 SOPC 開發(fā)的基本設(shè)計工具，并為 Altera DSP 開發(fā)包進行系統(tǒng)模型設(shè)計提供了集成組合環(huán)境。 （ 2） ARES（ Advanced Routing And Editing Software）高級布線和編輯軟件平臺，它用于印制電路板的設(shè)計，并產(chǎn)生輸出文件。 （ 1）電源及晶振引腳（ 4 只） VCC、 GND、 XTALL XTAL2。在預置門時間和常規(guī)測頻閘門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度不變。單片機受本身時鐘頻率和若干指令運算的限制，測頻速度較慢，無法滿足高速、高精度的測頻要求；而采用高集成度、高速的現(xiàn)場可編程門陣列 FPGA 為實現(xiàn)高速、高精度的測頻提供了保證。 本文分 5 章介紹了基于 FPGA 的等精度數(shù)字頻率計的設(shè)計原理、設(shè)計步驟，性能分析等。已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。 隨著微電子技術(shù)和計算機技術(shù)的發(fā)展，可編程邏輯器件， EDA 技術(shù)， SOPC 等新概念和新技術(shù)層出不窮，新技術(shù)的應(yīng)用迅速滲透到電子、通信、信息、汽車制造等領(lǐng)域，有力的推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高。用 STC89C51 單片機作為系統(tǒng)的主控部件，實現(xiàn)整個電路的測試信號控制、數(shù)據(jù)運算處理、鍵盤掃描和控制數(shù)碼管的顯示輸出。此外，該系統(tǒng) 還實現(xiàn)測量周期、脈寬、占空比等功能。 作者簽名： 日期： 年 月 日 導師簽名： 日期： 年 月 日 蘭州交通大學畢業(yè)設(shè)計（論文） V 目錄 摘要 ....................................................................................................................................... I Abstract.......................................................................................................................................II 目錄 .......................................................................................................................................... III 1 緒論 ........................................................................................................................................ 1 本課題的研究背景及意義 ......................................................................................... 1 本課題的主要內(nèi)容 ..................................................................................................... 2 2 系統(tǒng)設(shè)計的相關(guān)理論 ............................................................................................................ 3 頻率測量方法的研究 ................................................................................................. 3 常用測頻方案 .................................................................................................. 3 等精度測頻原理 .............................................................................................. 3 等精度測頻誤差分析 ...................................................................................... 5 單片機模塊理論及知識 ............................................................................................. 5 MCS51 單片機結(jié)構(gòu)簡介 ................................................................................ 5 Keil μvision 3軟件概述 ................................................................................... 7 Proteus 軟件概述 .............................................................................................. 7 FPGA 模塊理論及知識 ............................................................................................... 8 FPGA 原理概述 ................................................................................................ 8 Quartus II 軟件 概述 ......................................................................................... 9 VHDL 語言簡介及開發(fā)優(yōu)點 ......................................................................... 11 3 系統(tǒng)硬件電路設(shè)計 .............................................................................................................. 13 系統(tǒng)頂層電路組成 ................................................................................................... 13 被測信號放大整形電路設(shè)計 ................................................................................... 13 單片機模塊設(shè)計 ....................................................................................................... 14 單片機最小系統(tǒng) ............................................................................................ 14 鍵盤接口電路 ................................................................................................ 15 LED 數(shù)碼管顯示電路 .................................................................................... 17 FPGA 模塊電路 設(shè)計 ................................................................................................. 18 基本單元電路 ................................................................................................ 19 測量與自檢選擇電路 .................................................................................... 23 蘭州交通大學畢業(yè)設(shè)計（論文） VI 脈寬控制電路 ................................................................................................ 24 測頻與測周期電路 ........................................................................................ 25 單片機與 FPGA 的相 互控制電路 ........................................................................... 26 4 系統(tǒng)軟件設(shè)計 ...................................................................................................................... 28 單片機主程序設(shè)計 ................................................................................................... 28 復位自檢程序設(shè)計 ................................................................................................... 28 鍵盤程序設(shè)計 ........................................................................................................... 29 測頻子程序設(shè)計 ....................................................................................................... 30 測周期子程序設(shè)計 ................................................................................................... 31 測脈寬子程序設(shè)計 ................................................................................................... 32 測占空比子程序設(shè)計 ............................................................................................... 32