【正文】 端點 8具有 512字節(jié)的雙緩沖區(qū)。它們的不同之處在于參照的時鐘不同，同步模式下，系統(tǒng) SLRD/SLWR有效時，讀 寫 FIFO操作受 IFCLK電平的跳變沿控制；異步模式下，讀寫操作只受 SLRD/SLWR電平的跳變控制，與 IFCLK無關。 為了克服老式接口的上述缺陷， PC機制造商和用戶迫切需要 一種新型的外設連接方式。而且特別是在 OTG(OnTheGo)標準推出后，突破了原先 USB標準必須有 HOST主控端的限制，可以進行設備端的互連，令兩臺設備可以進行 PeertoPeer的連接，應用范圍更加廣泛。因此， USB固件程序設計主要完成的工作有：使用 slave FIFO方式對 FIFO的數據存數器寫數據，完成數據在 FPGA和計算機間的單向傳輸。 其次，系統(tǒng)上電后，插入 USB時， FX2通過電纜會自動枚舉且下載固件程序到 CY7C68013內部 8KB的 RAM中，然后 USB將執(zhí)行固件程序； 最后，由系統(tǒng)應用程序將配置數據傳送至 CY7C68013的 EP2端點緩沖區(qū)中， USB運行固件程序將配置數據被動串行方式發(fā)送至 FPGA，此時，配置過程結束。 為了簡化固件編程， CYPRESS提供了程序開發(fā)包，其中包含了固件框架及相關的固件函數庫，有現成的 8051程序代碼，只需在此基礎上添加少量代碼就可以開發(fā)出一個完善的 USB外設，這樣就大大提高了效率。 除了這三類以外，其實， 。當前， USB已經廣泛應用在 PC的外設上，特別是 ，數據傳輸能力和速度大大提高，使得 USB數碼相機、數碼攝像機、掃描儀能再短時間內完成大容量的圖像傳輸和掃描。 同步寫操作 同步 Slave FIFO寫的標準時序如下： IDLE：當寫事件發(fā)生時，進狀態(tài) 1； 狀態(tài) 1：使 FIFOADR[1:0]指向 IN FIFO，進狀態(tài) 2； 狀態(tài) 2：如 FIFO滿，在本狀態(tài)等待，否則進狀態(tài) 3； 狀態(tài) 3：驅動數據到數據線上，使 SLWR有效，持續(xù)一個 IFCLK周期，進狀態(tài) 4； 狀態(tài) 4：如需傳輸更多的數，進狀態(tài) 2，否則進狀態(tài) IDLE。 為了最大限度的增大 ，端點 6的 EP6FIFOCFG的 AUTOIN位設置為 1(自動傳輸模式 )。端點 1只能被配置為中斷或塊傳輸端點，且只支持最大長度為 64字節(jié)的數據包，也只有一個緩沖區(qū)。 系統(tǒng)的下位機程序設計主要包括： FIFO的寫操作、指令解析等，框圖如下圖所示： VHDL代碼（下位機程序）主要 FIFO的寫操作。在 USB產生之前，外設與 PC機的通信主要是通