【正文】 圖26 轉(zhuǎn)換后并添加完激勵(lì)的網(wǎng)表 圖27 反相器版圖的仿真結(jié)果結(jié)論通過CMOS反相器的仿真讓我對(duì)MOS管的原理原理有了進(jìn)一步的理解。此次設(shè)計(jì)設(shè)定1個(gè)顯示的格點(diǎn)等于1個(gè)坐標(biāo)單元，設(shè)定當(dāng)格點(diǎn)距離小于8個(gè)像素時(shí)不顯示；設(shè)定鼠標(biāo)光標(biāo)顯示為Smooth類型，；設(shè)定1個(gè)坐標(biāo)單位為1000個(gè)內(nèi)部單位。所以此次設(shè)計(jì)是正確的。打開SEdit程序，設(shè)定環(huán)境，打開inv模塊：以上各步驟和瞬態(tài)分析中的前兩步驟類似，在此從略。最后在彈出的對(duì)話框中瀏覽添加文件“”到Include file文本框中，如圖19所示。注意，各節(jié)點(diǎn)上小圓圈消失即代表連線成功；若3個(gè)以上的節(jié)點(diǎn)連在一起則會(huì)出現(xiàn)實(shí)心圓圈。打開SEdit程序，并將新文件另存以合適的文件名存儲(chǔ)在一定的文件夾下：在自己的計(jì)算機(jī)上一定的位置處打開SEdit程序。為了能在同一硅材料(Wafer)上制作兩種不同類型的MOS器件，必須構(gòu)造兩種不同類型的襯底。也進(jìn)一步了解了CMOS反相器直流特性瞬態(tài)特性和版圖的繪制。將兩個(gè)串行反相器的輸出作為一位寄存器的輸入就構(gòu)成了鎖存器。 simulation。（6）邏輯擺幅大（低電平0V，高電平VDD ）。結(jié)果如圖 13所示。圖18 輸出成Spice格式文件由于不同的流程有不同的特性，所以在仿真之前，必須引入MOS組件的模型文件，以供TSpice模擬用。 .print tran v(IN) v(OUT)。圖117 分析設(shè)定細(xì)則圖118 最后的直流分析網(wǎng)表 進(jìn)行模擬此步驟和“反相器瞬時(shí)分析”中的相同，在此從略，如圖119。而Lambda單位與內(nèi)部單位Internal Unit的關(guān)系可在Technology Setup選項(xiàng)組中設(shè)定。設(shè)定后在文件中加入如下命令行：.include D:\ ，vvdd Vdd GND 5，va A GND PULSE (0 5 50n 5n 5n 50n 100n)，.tran/op 1n 400n method=bdf，.print tran v(A) v(OUT)[12]。網(wǎng)表轉(zhuǎn)化完畢還要對(duì)電路包含頭文件或者庫文件還要進(jìn)行加載激勵(lì)，完后就基本上可以仿真了，波形出來以后我們可以檢測其的正確性，以進(jìn)行下一步的工作。在設(shè)計(jì)各個(gè)圖層時(shí)，一定要配合設(shè)計(jì)規(guī)則檢查（DRC），參照設(shè)計(jì)規(guī)則反復(fù)修改對(duì)象。而在本例中則在LEdit文件夾中建立“inv”文件夾，并將新文件以文件名“inv”存與此文件夾中。即選擇待編輯對(duì)象單擊工具命令欄中的Edit Object按鈕，在彈出的對(duì)話框中進(jìn)行電壓源屬性的編輯。圖19 包含文件命令窗口和5）方法類似，還需要在Spice文件中的結(jié)尾插入分析和輸出設(shè)定的命令。如圖 15所示。圖 11 SEdit默認(rèn)的工作環(huán)境是黑底白線，但可以按照用戶的喜好自行設(shè)定。為保證電位接觸的良好，在接觸點(diǎn)采用重?fù)诫s結(jié)構(gòu)。Tanner EDA。所謂CMOS (Complementary MOS)，是在集成電路設(shè)計(jì)中，同時(shí)采用兩種MOS器件：NMOS和PMOS，并通常配對(duì)出現(xiàn)的一種電路結(jié)構(gòu)。 inverter。（4）輸入阻抗高?？梢砸闷渲械哪K，也可以添加其他的兩個(gè)組件庫。打開SEdit程序，設(shè)置環(huán)境，編輯好后如圖17.圖17 瞬態(tài)仿真原理圖要想將設(shè)計(jì)好的電路借助TSpice軟件仿真其特性，需先將電路圖轉(zhuǎn)換成Spice格式。此時(shí)在Spice文件中會(huì)出現(xiàn)命令行“.print tran v(IN) v(OUT)”。如圖117所示。圖22 重命名組件為inv繪制布局圖必須要有確實(shí)的大小，因此要繪圖前先要確認(rèn)或設(shè)定坐標(biāo)與實(shí)際長度的關(guān)系。兩個(gè)管子?xùn)艠O相連打孔并外接出去連接輸入端in，源漏相連外接至out。還有呢就是在LEDIT模塊里面畫好的版圖文件我們可以做DRC驗(yàn)證，這樣還可以在TSpice中對(duì)其進(jìn)一步的驗(yàn)證進(jìn)入激勵(lì)通過仿真還可以再次觀看其波形以確定其正確性。圖23 PMOS組件結(jié)果圖按照N Select層、Active層、Ploy層、Mental1層、Active contact層的流程編輯NMOS組件[8]。LEdit編輯方式是以組件（Cell）為單位而不是以文件為單位，一個(gè)文件中可以包含多個(gè)組件，而每一個(gè)組件則表示一種說明或者一種電路版圖。圖115 修改電壓源vvdd的屬性圖：116 修改電壓源vin屬性 輸出spice文件輸出成Spice文件，包含文件“”： 以上兩步和“反相器瞬時(shí)分析”中兩步驟類似，在此