cmos反相器原理圖版圖的仿真設計學年畢業(yè)論文(存儲版)
【正文】 圖22所示。 繪制反相器按照N Well層、P Select層、Active層、Ploy層、Mental1層、Active contact層的流程編輯PMOS組件[7]。圖24 NMOS組件結果圖 其他部分由于LEDIT軟件默認是使用P型襯底，所以要在P管加上N阱做襯底。通過這次是實踐行動讓我對Tanner EDA 軟件的各各模塊的操作也變得更加熟練。 參考文獻[1]微電子技術專業(yè)英語 主編：竇雁巍，邱成軍，張輝軍 哈爾濱工業(yè)大學出版社2007年 P160173[2]Digital Intergrated Circuits A Design Prespective. Jan ,Anantha Changdrakasn,Borivoje Nikolic 北京：電子工業(yè)出版社，2005．P130133[3]CMOS Analog Circuit Design. Phillip E Allen，Douglas R Holberg 北京：電子工業(yè)出版社，2005．P145148[4]模擬電子技術基礎 童詩白 華成英 著 高等教育出版社 2000年 P156166[5] 廖裕評, Pro : 科學出版社, [6] 周潤德[譯].集成電路掩模設計[M].清華大學出版,2006,1. P133155[7]CMOS Circuit Design,Layout and Simulation Baker. Harry . David . P233257[8]模擬集成電路設計與仿真．何樂年，王憶．北京：科學出版社2008 P244269[9] 集成電路掩模設計:基礎版圖技術Christopher Saint,Judy ，金申美譯 清華大學出版社,2006年 P156178[10] COMS電路設計布局與仿真 貝克 (Baker .) 著 譯者：陳中建 機械工業(yè)出版社2006年 P128147[11] IC Mask Design。單擊仿真按鈕進行仿真，自動彈出的仿真波形如圖27所示。其中，N Select層寬為18個格點、高為9個格點，Active層寬為14個格點、高為5個格點，Ploy層寬為2個格點、高為9個格點，Mental1層寬為4個格點、高為4個格點，Active contact層寬為2個格點、高為2個格點。接著選擇Grid選項卡，其中包括使用格點顯示設定、鼠標停格設定與坐標單位設定。每次打開一個新文件時便自動打開一個組件并命名為“Cell0”；也可以重命名組件名。即輸入等于輸出、輸出緩慢減?。ㄋ俾始涌欤?、輸出急劇下降、輸出再減小（速率變慢）和輸出幾乎為零五個階段，與理論分析一致，分別對應N管截止，P管飽和導通階段，N管飽和導通，P管非飽和導通階段，N管、P管都飽和導通階段，N管非飽和導通，P管飽和導通階段，N管N管非飽和導通，P管截止階段。添加文件后的Spice稍后給出。操作流程如下：進入SEdit建立反相器直流傳輸仿真電路生成Spice文件在TSpice環(huán)境下插入仿真命令并仿真查看與分析仿真結果。此次設計中主要觀察輸入節(jié)點IN和輸出接點OUT的電壓，則可以在Plot type下拉列表中選擇Vlotage選項，在Node Name 文本框中輸入IN（區(qū)分大小寫），單擊Add按鈕，就將節(jié)點IN加入到了觀察節(jié)點列表中。簡便的方法是單擊TSpice軟件的命令菜單欄中的”插入命令” (Insert Commend）按鈕，在彈出的對話框中選擇Include file項。并使用TSpice組件仿真。移動各個對象到合適位置后，選擇原理圖工具條中的連線按鈕連接各個對象節(jié)點以組建成反相器。每次打開一個新文件時便自動打開一個模塊并命名為“Module0”；也可以重命名模塊名。操作流程如下:進入SEdit建立新文件—環(huán)境設置—編輯模塊—引用模塊—編輯反相器—加入輸入輸出—完成反相器電路。輸入噪聲容限可達到VDD/2。目錄摘要 IAbstract II前言 3第一章 使用SEdit編輯設計CMOS反相器原理圖 4 4 4 4 5 5 6 7 反相器的輸出成果 7 8 8 8 9 10 11 12 進入SEdit 12 加入工作電源和輸入直流信號 12 編輯直流電壓源 13 輸出spice文件 13 14 15 16第二章 使用SEdit編輯設計
數(shù)學相關推薦
鄂ICP備17016276號-1