cmos反相器原理圖版圖的仿真設計學年畢業(yè)論文(文件)
【正文】 ，不在多做介紹。即輸入等于輸出、輸出緩慢減小（速率加快）、輸出急劇下降、輸出再減小（速率變慢）和輸出幾乎為零五個階段，與理論分析一致，分別對應N管截止，P管飽和導通階段，N管飽和導通，P管非飽和導通階段，N管、P管都飽和導通階段，N管非飽和導通，P管飽和導通階段，N管N管非飽和導通，P管截止階段。而在本例中則在LEdit文件夾中建立“inv”文件夾，并將新文件以文件名“inv”存與此文件夾中。每次打開一個新文件時便自動打開一個組件并命名為“Cell0”；也可以重命名組件名。選擇SetupDesign命令，打開Set Design對話框，在Technology選項卡中出現使用技術的名稱、單位與設定。接著選擇Grid選項卡，其中包括使用格點顯示設定、鼠標停格設定與坐標單位設定。在設計各個圖層時，一定要配合設計規(guī)則檢查（DRC），參照設計規(guī)則反復修改對象。其中，N Select層寬為18個格點、高為9個格點，Active層寬為14個格點、高為5個格點，Ploy層寬為2個格點、高為9個格點，Mental1層寬為4個格點、高為4個格點，Active contact層寬為2個格點、高為2個格點。不再多說我的最終的版圖文件還有版圖的尺寸都做了標注并做了最終的DRC [9]驗證沒有錯誤如圖25.圖25 生成的版圖和DRC截圖繪制完版圖后要對版圖文件像spice文件轉換的操作[10]：在LEdit中選擇toolsextract點擊run。單擊仿真按鈕進行仿真，自動彈出的仿真波形如圖27所示。網表轉化完畢還要對電路包含頭文件或者庫文件還要進行加載激勵，完后就基本上可以仿真了，波形出來以后我們可以檢測其的正確性，以進行下一步的工作。 參考文獻[1]微電子技術專業(yè)英語 主編：竇雁巍，邱成軍，張輝軍 哈爾濱工業(yè)大學出版社2007年 P160173[2]Digital Intergrated Circuits A Design Prespective. Jan ,Anantha Changdrakasn,Borivoje Nikolic 北京：電子工業(yè)出版社，2005．P130133[3]CMOS Analog Circuit Design. Phillip E Allen，Douglas R Holberg 北京：電子工業(yè)出版社，2005．P145148[4]模擬電子技術基礎 童詩白 華成英 著 高等教育出版社 2000年 P156166[5] 廖裕評, Pro : 科學出版社, [6] 周潤德[譯].集成電路掩模設計[M].清華大學出版,2006,1. P133155[7]CMOS Circuit Design,Layout and Simulation Baker. Harry . David . P233257[8]模擬集成電路設計與仿真．何樂年，王憶．北京：科學出版社2008 P244269[9] 集成電路掩模設計:基礎版圖技術Christopher Saint,Judy ，金申美譯 清華大學出版社,2006年 P156178[10] COMS電路設計布局與仿真 貝克 (Baker .) 著 譯者：陳中建 機械工業(yè)出版社2006年 P128147[11] IC Mask Design。在版圖模塊我更加的熟悉了版圖的操作流程NMOS管和PMOS的畫法。通過這次是實踐行動讓我對Tanner EDA 軟件的各各模塊的操作也變得更加熟練。設定后在文件中加入如下命令行：.include D:\ ，vvdd Vdd GND 5，va A GND PULSE (0 5 50n 5n 5n 50n 100n)，.tran/op 1n 400n method=bdf，.print tran v(A) v(OUT)[12]。圖24 NMOS組件結果圖 其他部分由于LEDIT軟件默認是使用P型襯底，所以要在P管加上N阱做襯底。PMOS組件的編輯結果如圖23所示。 繪制反相器按照N Well層、P Select層、Active層、Ploy層、Mental1層、Active contact層的流程編輯PMOS組件[7]。而Lambda單位與內部單位Internal Unit的關系可在Technology Setup選項組中設定。如圖22所示。圖：21 打開LEdit，并另存文件為inv選擇FileReplace Setup命令，在彈出的對話框中單擊瀏覽按
數學相關推薦
鄂ICP備17016276號-1