cmos反相器原理圖版圖的仿真設(shè)計(jì)學(xué)年畢業(yè)論文(文件)
【正文】 ，不在多做介紹。即輸入等于輸出、輸出緩慢減小（速率加快）、輸出急劇下降、輸出再減?。ㄋ俾首兟┖洼敵鰩缀鯙榱阄鍌€(gè)階段，與理論分析一致，分別對(duì)應(yīng)N管截止，P管飽和導(dǎo)通階段，N管飽和導(dǎo)通，P管非飽和導(dǎo)通階段，N管、P管都飽和導(dǎo)通階段，N管非飽和導(dǎo)通，P管飽和導(dǎo)通階段，N管N管非飽和導(dǎo)通，P管截止階段。而在本例中則在LEdit文件夾中建立“inv”文件夾，并將新文件以文件名“inv”存與此文件夾中。每次打開一個(gè)新文件時(shí)便自動(dòng)打開一個(gè)組件并命名為“Cell0”；也可以重命名組件名。選擇SetupDesign命令，打開Set Design對(duì)話框，在Technology選項(xiàng)卡中出現(xiàn)使用技術(shù)的名稱、單位與設(shè)定。接著選擇Grid選項(xiàng)卡，其中包括使用格點(diǎn)顯示設(shè)定、鼠標(biāo)停格設(shè)定與坐標(biāo)單位設(shè)定。在設(shè)計(jì)各個(gè)圖層時(shí)，一定要配合設(shè)計(jì)規(guī)則檢查（DRC），參照設(shè)計(jì)規(guī)則反復(fù)修改對(duì)象。其中，N Select層寬為18個(gè)格點(diǎn)、高為9個(gè)格點(diǎn)，Active層寬為14個(gè)格點(diǎn)、高為5個(gè)格點(diǎn)，Ploy層寬為2個(gè)格點(diǎn)、高為9個(gè)格點(diǎn)，Mental1層寬為4個(gè)格點(diǎn)、高為4個(gè)格點(diǎn)，Active contact層寬為2個(gè)格點(diǎn)、高為2個(gè)格點(diǎn)。不再多說(shuō)我的最終的版圖文件還有版圖的尺寸都做了標(biāo)注并做了最終的DRC [9]驗(yàn)證沒(méi)有錯(cuò)誤如圖25.圖25 生成的版圖和DRC截圖繪制完版圖后要對(duì)版圖文件像spice文件轉(zhuǎn)換的操作[10]：在LEdit中選擇toolsextract點(diǎn)擊run。單擊仿真按鈕進(jìn)行仿真，自動(dòng)彈出的仿真波形如圖27所示。網(wǎng)表轉(zhuǎn)化完畢還要對(duì)電路包含頭文件或者庫(kù)文件還要進(jìn)行加載激勵(lì)，完后就基本上可以仿真了，波形出來(lái)以后我們可以檢測(cè)其的正確性，以進(jìn)行下一步的工作。 參考文獻(xiàn)[1]微電子技術(shù)專業(yè)英語(yǔ) 主編：竇雁巍，邱成軍，張輝軍 哈爾濱工業(yè)大學(xué)出版社2007年 P160173[2]Digital Intergrated Circuits A Design Prespective. Jan ,Anantha Changdrakasn,Borivoje Nikolic 北京：電子工業(yè)出版社，2005．P130133[3]CMOS Analog Circuit Design. Phillip E Allen，Douglas R Holberg 北京：電子工業(yè)出版社，2005．P145148[4]模擬電子技術(shù)基礎(chǔ) 童詩(shī)白 華成英 著 高等教育出版社 2000年 P156166[5] 廖裕評(píng), Pro : 科學(xué)出版社, [6] 周潤(rùn)德[譯].集成電路掩模設(shè)計(jì)[M].清華大學(xué)出版,2006,1. P133155[7]CMOS Circuit Design,Layout and Simulation Baker. Harry . David . P233257[8]模擬集成電路設(shè)計(jì)與仿真．何樂(lè)年，王憶．北京：科學(xué)出版社2008 P244269[9] 集成電路掩模設(shè)計(jì):基礎(chǔ)版圖技術(shù)Christopher Saint,Judy ，金申美譯 清華大學(xué)出版社,2006年 P156178[10] COMS電路設(shè)計(jì)布局與仿真 貝克 (Baker .) 著 譯者：陳中建 機(jī)械工業(yè)出版社2006年 P128147[11] IC Mask Design。在版圖模塊我更加的熟悉了版圖的操作流程N(yùn)MOS管和PMOS的畫法。通過(guò)這次是實(shí)踐行動(dòng)讓我對(duì)Tanner EDA 軟件的各各模塊的操作也變得更加熟練。設(shè)定后在文件中加入如下命令行：.include D:\ ，vvdd Vdd GND 5，va A GND PULSE (0 5 50n 5n 5n 50n 100n)，.tran/op 1n 400n method=bdf，.print tran v(A) v(OUT)[12]。圖24 NMOS組件結(jié)果圖 其他部分由于LEDIT軟件默認(rèn)是使用P型襯底，所以要在P管加上N阱做襯底。PMOS組件的編輯結(jié)果如圖23所示。 繪制反相器按照N Well層、P Select層、Active層、Ploy層、Mental1層、Active contact層的流程編輯PMOS組件[7]。而Lambda單位與內(nèi)部單位Internal Unit的關(guān)系可在Technology Setup選項(xiàng)組中設(shè)定。如圖22所示。圖：21 打開LEdit，并另存文件為inv選擇FileReplace Setup命令，在彈出的對(duì)話框中單擊瀏覽按
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1