【正文】 如今，伴隨著這篇畢業(yè)論文的最終成稿，復(fù)雜的心情煙消云散，自己甚至還有一點(diǎn)成就感。每一輪循環(huán)移位的次數(shù)對(duì)原始密鑰是固定的，其每一位相對(duì)于初始密鑰的每一位存在著固定的關(guān)系，由此可以列出每一輪子密鑰與初始密鑰之間的關(guān)系表，通過關(guān)系表采用硬件描述語言可同時(shí)產(chǎn)生16輪子密鑰。 DES加密方案設(shè)計(jì) 資源優(yōu)先設(shè)計(jì)方案資源優(yōu)先方案就是通過硬件設(shè)計(jì)出一個(gè)密鑰變換輪函數(shù)和一個(gè)明文變換輪函數(shù)，通過16輪反復(fù)調(diào)用這一個(gè)硬件系統(tǒng)實(shí)現(xiàn)一次DES加密運(yùn)算。 previous_key=(Key_i)。每組前面的一個(gè)bit是復(fù)制上一組擴(kuò)展前的最后一個(gè)bit，后面加的一個(gè)bit是復(fù)制下一組擴(kuò)展前的最開始的一個(gè)bit。S盒的設(shè)計(jì)準(zhǔn)則如下：l 沒有一個(gè)S代換部件的輸出位是接近輸入位的線性函數(shù)。 ……elsebegincase(iteration)0: begin semi_key= prev_key_var[55:28]。if(!decrypt)begin case(iteration) 0,1,8,15。DES加密模塊頂層的外部接口示意圖如圖43所示，部分端口功能說明如表47所示。逆置換正好是初始置換的逆運(yùn)算，例如，第1位經(jīng)過初始置換后，處于第40位，而通過逆置換，又將第40位換回到第1位，其逆置換規(guī)則、放大換位、單純換位分別見表4表4表44。例如，第一塊的16表示原輸入的第16位移到輸出的第1位，第16塊的10表示原輸入的第10位移到輸出的第16位。第2位和第4位口令輸入一樣寫出。表33 IP使用的完整變換表58504234261810260524436282012462544638302214664564840322416857494133251791595143352719113615345372921135635547393123157 DES的一輪DES的一輪包括圖34所示步驟。簡(jiǎn)單地說，DES利用加密的兩個(gè)基本屬性：替換（也稱混淆）和變換（也稱擴(kuò)散）。c) 支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)再利用。EDA關(guān)鍵技術(shù)之一就是采用硬件描述語言對(duì)硬件電路進(jìn)行描述，且具有系統(tǒng)級(jí)仿真和綜合能力。雖然56位密鑰的DES算法已經(jīng)風(fēng)光不在，而且常有用DES加密的明文被破譯的報(bào)道，但是了解一下昔日美國(guó)的標(biāo)準(zhǔn)加密算法總是有益的，而且目前DES算法得到了廣泛的應(yīng)用，在某些場(chǎng)合，仍然發(fā)揮著余熱。DES加密Verilog模塊設(shè)計(jì)方案 DES的概要及背景數(shù)據(jù)加密標(biāo)準(zhǔn)（DES，Data Encryption Standard）也稱為數(shù)據(jù)加密算法（DEA，Data Encryption Algrithm）(ANSI)和DEA1(ISO)，是近20年來使用的加密算法。 Verilog模塊的概要及背景Verilog HDL是在1983年由GDA（Gateway Design Automation）公司的Phil Moorby首創(chuàng)的。目前應(yīng)用比較廣泛的硬件描述語言就是Verilog HDL，它最早是由美國(guó)國(guó)防部提出來的。d) 可讀性好，既可以被計(jì)算機(jī)接受，也容易被人所理解。DES共16步，每一步稱為一輪，每一步進(jìn)行替換與變換步驟。P盒替換異或交換密鑰變換 擴(kuò)展置換S盒替換圖34 DES的一輪 第一步：密鑰變換最初64位密鑰通過放棄每個(gè)第8位而得到56位密鑰。注意第一個(gè)輸入位在第二個(gè)輸出位重復(fù)，并在第48位重復(fù)。表37 P盒置換1672021291228171152326518311028241432273919133062211425第5步：異或與交換注意上述所有操作只是處理了64位明文的右邊32位，還沒有處理左邊部分。表42 DES算法逆置換規(guī)則40848165624643239747155523633138646145422623037545135321612936444125220602835343115119592734242105018582633141949175725表43 DES算法放大換位表3212345456789891011121312131415161716171819202120212223242524252627282928293031321表44 DES算法單純換位表1672021291228171152326518311028241432273919133062211425在f（R，K）算法描述圖中，S1，S2，…，S8為選擇函數(shù)，其功能是把6bit數(shù)據(jù)變?yōu)?bit數(shù)據(jù)。resetdecrypt_iclkload_idata_i[63…0]key_i[63…0]data_o[63…0]ready_o圖43 DES加密模塊頂層的外部接口表47 DES加密模塊部分端口功能說明類型端口描述inputload_idata loadinputdecrypt_iencrypt controlinput[63…0]data_idata inputinput[63…0]key_iexternal secret keyoutput[63…0]data_odata outputoutputready_oready output 密鑰產(chǎn)生模塊key_gen設(shè)計(jì)DES算法中16輪非線性變換所用到的16個(gè)內(nèi)部子密鑰，都是DES由內(nèi)部變換子密鑰產(chǎn)生器產(chǎn)生的，DES的外部輸入密鑰K由64bit組成，即K=（K，K，…，K） 64bit的外部密鑰K包含了8個(gè)字節(jié)，每個(gè)字節(jié)有8bit。 begin semi_key= prev_key_var[55:28]。 non_perm_key_var[55:28]= semi_key。l 如果將輸入位的最左或最右端的位固定，變化中間的4位，每個(gè)可能的4位輸出只能得到一次。而第一組加的一個(gè)bit是擴(kuò)展前的第32bit，第八組后面加上的一個(gè)bit則是擴(kuò)展前第一組的頭一個(gè)bit。 iteration=(iteration_i)。由于16輪運(yùn)算都只占用一輪運(yùn)算所需的硬件資源，使硬件的開銷大大減少。采用此方法大大簡(jiǎn)化了程序語言、節(jié)約了硬件的資源開銷。在此，我要感謝所有曾經(jīng)教導(dǎo)過我的老師和關(guān)心過我的同學(xué)，感謝周彥良老師在畢業(yè)設(shè)計(jì)過程中給我講解設(shè)計(jì)思想，幫我理清思路，使我的畢業(yè)設(shè)計(jì)順利進(jìn)行。致謝大學(xué)生活即將結(jié)束，論文也終于完成，從論文選題到搜集資料，從寫稿到反復(fù)修改，期間經(jīng)歷了喜悅、聒噪、痛苦和彷徨，在寫作論文的過程中心情是如此復(fù)雜。對(duì)密鑰變換原理進(jìn)行分析可以發(fā)現(xiàn)，每一輪子密鑰的產(chǎn)生只是將初始密鑰經(jīng)過置換和不同次數(shù)的循環(huán)移位。ready_o信號(hào)持續(xù)一個(gè)時(shí)鐘周期以后又變?yōu)榈碗娖?，load_i再次上跳為高電平，模塊對(duì)下一個(gè)明文分組進(jìn)行加密。 expandedR[0]=R_i_var[31]。假設(shè)32bit的輸入為： R=r，r，…，r32bit的輸入被分為8組，每組4bit，再把每組4bit前后各加一個(gè)bit，從而擴(kuò)展為6bit。S代換部件在整個(gè)DES算法中所占比重較大，一共有8個(gè)模塊，是設(shè)計(jì)中需要關(guān)注的部分。 semi_key= perv_key_var[27:0]。non_perm_key=(0)。其中密鑰產(chǎn)生模塊被desround模塊調(diào)用。圖41 DES算法框圖經(jīng)過16次迭代運(yùn)算后，得到L1R16，將此作為輸入，進(jìn)行逆置換，即得到密文輸出。表37顯示了P盒。這兩位實(shí)際上是重復(fù)4位塊的第1位和第4位。然后對(duì)兩塊進(jìn)行16輪操作。這樣，64位密鑰丟棄每個(gè)第8位即得到56位密鑰，如圖32所示。b) 具有豐富的模擬仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬，將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前。隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展，EDA技術(shù)先后經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)CAD(Computer AssistDesign)、計(jì)算機(jī)輔助工程設(shè)計(jì)CAE(Computer Assist Engineering Design)及電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA(Electronic System D