非同步電路設(shè)計(jì)(專業(yè)版)
【正文】 解決的方法可有： (1) 增加一個(gè) delay element：將 hazard 隱藏在 delay 之中。 9. (6%)Assume a hybrid adder is an adder with bundleddata inputs and dualrail carries. Design two hybrid adder in weak indication and strong indication.(532) Sum： Carry： (1)weak indication (2) strong indication R E Q _ I NR E Q _ I Nsb bc . fc . tbbaaR E Q _ I NR E Q _ I NR E Q _ I Nd . fd . tba a abc . fbc . tbaR E Q _ I NR E Q _ I NR E Q _ I Nd . fd . ta ac . f c . taabb...aibi...a1b1c1 . td1 . tCA RRYanbncout...si...s1SU MsnCDc1 . fd1 . fci. tci. fdi. tdi. fcn . tcn . fdn . tdn . fCR EQ _O U TR EQ _I NcinSU M SU MCA RRY CA RRYDual rai lBundleddata 10. (4%)Explain fundamental mode and input/output mode.(63) (a) fundamental mode： 必須在所有 inputs、 outputs 以及 internal nodes 都是 stable 的狀態(tài)下，environment 才能更改一個(gè) input 的值。 BROAD EXTENDED EARLY EARLY LATE weak strong 20. (4%)Explain the semidecoupled latch controller. (pp120) 原本的 latch必 須在下一級(jí)的 handshake完成之後才可 latch住資料 ，而 semidecoupled latch controller則在 Rout下降 後即可 latch住資料，所以 Ain可 獨(dú)立於 Rout， 使得 latch可有更高的 concurrent特性。 Cabcabc5. (5%)Design a bundleddata arbitrating Merge.(514) ARBMERGExyx r e qMUTEXCz r e qCG xG yF xF yzx a c ky r e qy a c kz a c k
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1