【正文】 相位累加器的輸出為 32位，這里取高 8位，作用相位調制器的輸入。當然這里說到的只是離散的數字值， rom表輸出的表示信號幅度的值還必須加到后面的 D/A 后才能變?yōu)槟M信號，這里的波形才是真正的周期性的正弦波。多種器件在靜態(tài)模式下的電流小于 。因為，只要改變FPGA 中的 ROM 數據， DDS 就可以產生任意波形，因而具有相當大的靈活性。用戶可以直接引用，而不必從頭編寫。是電子系統(tǒng)硬件行為描述、結構描述、數據流描述的語言，目前利用硬件描述語言可以進行數字電子系統(tǒng)的設計。 FPGA 的編程技術。用單片機配置FPGA 器件時，關鍵在于產生合適的時序。接上精密時鐘源， AD9850 可產生一個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。如通過增長波形 ROM 的長度以減小相位截斷誤差；通過增加波形 ROM 的字長和 D／ A 轉換器的精度以減小 D／ A 量化誤差等。 ROM 表完成將累加器相位信息轉換為幅值信息的功 能。 ：頻譜純度以雜散分量和相位噪聲來衡量，雜散分量為諧波分量和非諧波分量兩種，主要由頻率合成過程中的非線性失真產生，相位噪聲是衡量輸出信號相位抖動大小的參數。除此之外，由模擬方法合成的正弦波的參數，如幅度、頻率和相位都很難控制。頻率合成技術是產生頻率源的一種現代化手段，已廣泛應用于通信、導航、電子偵察、干擾與反干擾、遙控遙測及現代化儀器儀表中。在工業(yè)、農業(yè)、生物醫(yī)學等領域內，如高頻感應加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高 或低的振蕩器。 為了進一步提高 DDS 的輸出頻率，產生了很多 DDS 與其他技術結合的頻率合成方法。而不是之前型號的 32 位，這樣輸出信號的頻率分辨率大大提高了。比如電參量的測量、 雷 達、通信、電子對抗與電子系統(tǒng)、 宇航和嚴控遙測技術等等，從某種意義上說高品質信號源更是實現高性能指標的關鍵，很多現代電子設備和系統(tǒng)的功能都直接依賴于所用信號源的性能 ，因此，高品質信號源被人們喻為眾多電子系統(tǒng)的“心臟”。同時都采用了一些優(yōu)化設計來提高性能。 DDS 可以產生兩路相位嚴格正交的信號，在正交調制和解調中的到廣泛應用，是一種很好的本振源。能夠產生多種波形，如三角波、鋸齒波、矩形波（含方波）、正弦波的電路被稱為 波形 發(fā)生器。如需更新輸出信號，不必改動任何線路和元器件，只需改寫存儲器中的波形數據即可。數字鎖相環(huán)構成的數字式頻率合成器是目前通信、儀表、雷達等電子技術中廣泛應用的一種 頻率合成技術。 ：指的是輸出頻率在一定時間間隔內和標準頻率偏 差的數值，它分長期、短期和瞬時穩(wěn)定度三種。 DDS 的核心就是相位累加器，利用它來產生信號遞增的相位信息，整個 DDS 系統(tǒng)在統(tǒng)一的參考時鐘下工作，每個時鐘周期相位累加器作加法運算一次。 但 DDS 也有比較明顯的缺點： (1)輸出信號的雜散比較大， (2)輸出信號的帶 寬受到限制。通過運用流水技術在保證相位累加器工作頻率的前提下，相位累加器的字長可以設計得更長，如AD9852 的相位累加器達到了 48 位，大大提高了輸出信號的頻率分辨率。 因此， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。當需要修改 FPGA 功能時，只需換一片 EPROM即可。 (3)波形圖輸入：這是在 MAX+PlusⅡ開發(fā)軟件提供 的波形圖編輯器中進行的，設計人員通過編輯輸入和輸出節(jié)點的波形來創(chuàng)建一個波形圖設計文件，用波形圖來描述所設計系統(tǒng)的邏輯功能。庫有兩種，一種是用戶自行生成的 IP 庫，有些集成電路設計中心開發(fā)了大量的工程軟件，有不少好的設計范例，可以重復引用，所以用戶自行建庫的專業(yè) EDA 公司的重要任務之一。 FPGA 的應用不僅使得數字電路系統(tǒng)的設計非常方 便 ,并且還大大縮短了系統(tǒng)研制的周期 ,縮小了數字電路系統(tǒng)的體積和所用芯片的品種。 (2).高密度。 特性 EPF 10K10 EPF 10K20 EPF 10K50 EPF 10K100 EPF 10K250 器件門數 31000 63000 116000 158000 310000 典型可用門 10000 20210 50000 100000 250000 邏輯單元數 576 1152 2880 4992 12160 邏輯陣列塊 72 144 360 624 1520 嵌入陣列塊 3 6 10 12 20 總 RAM 位數 6144 12288 20480 24576 40960 最多 I/O 腳 150 189 310 406 470 表 31 FLEX 10K 系列典型器件的性能對照表 FPGA 設計流程 圖 32 FPGA 的電路組成框圖 同步寄存器 32位加法器 寄存器 10位加法器 方波rom 正弦波 rom 鋸齒波 rom 三角波 rom 4選1譯碼器 數模轉換器 同步寄存器 Clk 系統(tǒng)時 鐘 相位字輸入 頻率字輸入 相位寄存器 手動控制端 在圖中所示的工作框圖中，相位累加器是 DDS 的核心，由一個 32 位 法器和一個受時鐘控制的 32 位寄存器組成，作用是對頻率控制字進行線性累加， 32 位寄存器中的值在時鐘的作用下一次累加一個頻率字。寄存器將加法器在上一個時鐘作用后所產生的相位數據反饋加法器的輸入端，以使加 法器在下一個時鐘作用下繼續(xù)與頻率控制字進行相加。如果系統(tǒng)后面不加低通濾波器，則輸出最好的波形對對應的頻率字 K=0X01000000= ，即每來一個時鐘脈沖，加到 rom 上的地址就能加一，這樣輸出一個的周期需要 個時鐘脈沖，這時輸出信號的頻率為fout=fclk247。而相位調制器是一個加法器，它將相位累加器輸出的值和相位字相加，得到 rom 的地址，而相位字是一個 8bit 的常數，那么要讓輸出的結果連續(xù)變化，就要求相位累加器的輸出的值從 0255 周期性地連續(xù)變化。時鐘鎖定和時鐘自舉選項分別用于減少時鐘延時 /過沖和時鐘倍頻，器件內具有建立數形分布的低失真時鐘和快速建立從時間、時鐘帶輸出延時的外部寄存器。因此，采用 FPGA 來設計 DDS 系統(tǒng)具有很高的性價比。它可以代表整個電子系統(tǒng)、一塊電路板或一枚芯片，簡單的可以是一個與門電路 ,復雜的可以是一個微處理器或一個數字電子系統(tǒng)。在對一個設計實體定義了外部界面后，一旦其內部開發(fā)完成后，其他的設計就可以直接調用這個實體?；?Flash 的 FPGA 是 FPGA 領域比較新的技術，也能提供可重編程功能。 ALTERA FLEX10K 系列 FPGA 主要由輸入輸出單元 IOE、掩埋數組 EAB、邏輯數組 LAB 及內部聯(lián)機組成。 32 位頻率控制字，在 125MHz時鐘下，輸出頻率分辨率達 。已有研究在對DDS 輸出的頻譜做了大量的分析以后，總結出了誤差的頻域分布規(guī)律建立了誤差模型，在分析 DDS 頻譜特性的基礎上又提出了一些降低雜散功率的方法：可以通過采樣的方法降低帶內誤差功率，可以用隨機抖動法提高無雜散動態(tài)范圍，在 D／ A 轉換器的低位上加擾打破 DDS 輸出的周期性，從而把周期性的雜散分量打散使之均勻化。相位累加器輸出和 ROM 輸出可分別理解為理想正弦波相位信號和時域波形的時鐘抽樣。 DDS 的設計思想完全是基于數值計算信號波形的抽樣值來實現頻率合成的。它將先進的數字處理理論與方法引入信號合成領域，標志著第三代 頻率合成技術的出現。從頻率合成所采用的技術來看 ,頻率合成的方法大致可分為直接合成和間接合成以及直接數字合成三種。這種方式具有電路簡單、實現方便等特點。 所以本設計采用此方案。由于 DDS 的自身特點，還可以很容易的產生一些數字調制信號，如 FSK、 PSK 等。為了滿足頻率個數多 的要求，可以采用頻率合成技術，即通過對頻率進行加減乘除運算，可從一個高穩(wěn)定度和高精確度的標準頻率源，產生大量的具有同一穩(wěn)定度和精確度的不同頻率。這些芯片還具有調制功能。并且具有了和 PC 機良好的接口，可以通過 WINDOWS界面的程序進行任意波形的編輯。s products more representative. Such as the AD7008, AD9850, AD9851, AD9852, AD9858 and so on. The system clock frequency ranging from 30MHz to 300MHz, in which the system clock of the AD9858 is reached lGHz. The chips also have the modem function. Such as the AD7008 quadrature modulation signal can be generated, while the AD9852 can also be generated FSK, PSK, amplitude modulation and linear frequency modulation signal. These highly integrated chips, are integrated within the D / A converter, the accuracy of up to 12bit. At the same time have adopted a number of optimization designed to improve performance. because these chips are mostly used in water technology, water technology through the use of the phase accumulator to increase the operating frequency, allowing the output frequency of DDS chip can be further improved. Water through the use of technology in the phase accumulator to ensure that the premise of the operating frequency, the phase accumulator word length can be designed for longer, such as the AD9852 has reached the phase accumulator 48. Models rather than 32 before, so that the output signal of the frequency resolution significantly improved. The use of DDS technology to produce the DDS arbitrary waveform signal generator is a relatively new type of signal source, and has been widely put into use. It is not only capable of producing the traditional function of the signal gene