【正文】 多個設計文件進行轉換，并合并到一個設計庫文件中。 基于 FPGA 的應用系統(tǒng)設計大體分為設計輸入、綜合、功能仿真 (前仿真）、實現(xiàn)、時序仿真（后仿真）、配置下載等六個流程。在電池供電的系統(tǒng)中，能量消耗是很關鍵的。 3． 同種類型的 FPGA 可以用于不同類型的設計中，以降低庫存費用。 數(shù)字系統(tǒng)設計中的 FPGA FPGA 在數(shù)字系統(tǒng)設計中的作用 現(xiàn)場可編程門陣列 FPGA 填補了數(shù)字系統(tǒng)設計的空白，是對微處理器的補充。描述是電路與系統(tǒng)設計的輸入方法，它可以采用圖形輸入、硬件描述語言或二者混合使用的方法輸入。描述算法的工具有：算法流程圖、 ASM 圖、 MDS 圖等。 2． 自底向上法 自底向上法是根據(jù)系統(tǒng)要求，從具體的器件、邏輯部件或者想死系統(tǒng)開始，憑 借設計者熟練的技巧和豐富的經(jīng)驗通過對其進行相互連接、修改和擴大，構造所要求的系統(tǒng)。對于一個比較復雜的數(shù)字系統(tǒng) ，由于它的輸入變量數(shù)、輸出變量數(shù)和內部狀態(tài)變量數(shù)很多，如果用常規(guī)的工具（如真值表、卡諾圖、狀態(tài)方程等）和傳統(tǒng)的數(shù)字系統(tǒng)設計方法來描述和設計將十分困難，有時甚至無法進行，因此必須尋求從系統(tǒng)總體出發(fā)。數(shù)字系統(tǒng)主要由數(shù)據(jù)處理器和控制器兩部分組成。對于一個 LUT 無法完成的 電路，就需要通過進位邏輯將多個單元相連，這樣 FPGA 就可以實現(xiàn)復雜的邏輯 [8]。也有少數(shù) FPGA 采用反熔絲或 Flash 工藝，對這種 FPGA，就不需要外加專用的配置芯片。 (3) 短線資源：用來完成基本邏輯單元間的邏輯互連與布線； 其他：在邏 輯單元內部還有著各種布線資源和專用時鐘、復位等控制信號線。 3． 嵌入式塊 RAM 目前大多數(shù) FPGA 都有內嵌的塊 RAM。 FPGA 的基本結構及工作原理 FPGA 的基本結構由 6 部分組成，分別為可編程輸入 /輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內嵌專用硬核等 ， FPGA 的基本結構 圖 如圖 21 所示。 同樣重要的是， PLD 現(xiàn)在有越來越多的核心技術（ IP）庫的支持 用戶可利用這些預定義和預測試的軟件模塊在 PLD 內迅速實現(xiàn)系統(tǒng)功能。 國內外研究現(xiàn)狀 過去幾年時間里，可編程邏輯供應商取得了巨大的技術進步，以致現(xiàn)在PLD 被眾多設計人員視為是邏輯解決方案的當然之選。 6． CPLD 的速度比 FPGA 快 ,并且具有較大的時間 可預測性。 2． CPLD 的連續(xù)式布線結構決定了它的時序延遲是均勻的和可預測的 ,而FPGA 的分段式布線結構決定了其延遲的 不可預測性?，F(xiàn)在最新 的FPGA 器件，如 Xilinx Virtex? 系列中的部分器件，可提供八百萬 “系統(tǒng)門 ”（相對邏輯密度）。 高級可編程器件 FPGA/CPLD 可編程邏輯器件的兩種類型是現(xiàn)場可編程門陣列（ FPGA）和復雜可編程邏輯器件（ CPLD）。 2． PLD 不需要漫長的前導時間來制造原型或正式產品 ——PLD 器件已經(jīng)放在分銷商的貨架上并可 隨時付運。還有一類結構更為靈活的邏輯 xx 大學學士學位論文 3 器件是可編程邏輯陣列 (PLA)，它也由一個 “與 ”平面和一個 “或 ”平面構成，但是這兩個平面的連接關系是可編程的。然后，可快速將設計編程到器件中，并立即在實際運行的電路中對設計進行測試。正如其命名一樣，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能 ，一旦制造完成，就無法改變。它由早期的電子管、晶體管、小中規(guī)模 集成電路、發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。目前，代表可編程器件發(fā)展潮流的是復雜可編程邏輯器件 (CPLD)和可編程邏輯門陣列(FPGA)。 gave a briefing on the development of VHDL language, VHDL language and other features. The main work is based on the principles and methods, design an electronic clock system to the adoption of the system, embodied in the FPGA data processing of applications. The electronic clock system is fully functional, designed clear ideas. Based on VHDL system procedures, The system is modular in design methods. It includes 8 subsystem design process modules： frequency division system, 60 M counter system, 24 M counter system, Alarm clock settings system, timing system, i60BCD system, i24BCD system, and convert binary into SevenSegment code system. each subroutine have been simulated by EDA tools, with a simulation map. The modules will be the final assembly as a whole the electronic clock. Key words EDA。本文較系統(tǒng)地介紹了 FPGA 的基本結構、 基本原理、功能特點及其應用；闡述了數(shù)字系統(tǒng)設計的基本思想及設計流程，同時，也概述了 FPGA 在數(shù)字系統(tǒng)設計中的作用，基于 FPGA 的數(shù)字系統(tǒng)設計方法和流程；簡要介紹了 VHDL 語言的發(fā)展歷程， VHDL 語言的功能特點等。它突破了并行處理、流水級數(shù)的限制，具有反復的可編程能力，從而有效的地利用了片上資源，加上高效的硬件描述語言 (VHDL)，從而為數(shù)字系統(tǒng)設計提供了極大的方便。 expounded on the basic design of digital systems thinking and design process, at the same time, also outlined the FPGA in the design of digital systems, FPGAbased digital system design methods and processes。 EDA 技術的物質基礎即為可編程邏輯器件，又稱為可編程 ASIC。數(shù)字集成電路本身在不斷地進行更新?lián)Q代。 xx 大學學士學位論文 2 早期的可編程器件 —— PLD 邏輯器件可分為兩大類 ——固定邏輯器件和可編程邏輯器件。 對于可編程邏輯器件，設計人員可利用價格低廉的軟件工具快速開發(fā)、仿真和測試其設計。 PAL 器件是現(xiàn)場可編程的 ，它的實現(xiàn)工藝有反熔絲技術、 EPROM 技術和 EEPROM 技術。 然而，可編程邏輯器件提供了一些優(yōu)于固定邏輯器件的重要優(yōu)點，包括： 1． PLD 在設計過程中為客戶提供了更大的靈活性，因為對于 PLD 來說，設計反復只需要簡單地改變編程文件就可以了，而且設計改變的結果可立即在工作器件中看到。要實現(xiàn)這一點，只需要通過因特網(wǎng)將新的編程文件上載到 PLD 就可以在系統(tǒng)中創(chuàng)建出新的硬件邏輯 [3]。 FPGA 提供了最高的邏輯密度、最豐富的特性和最高的性能。換句話說 , FPGA 更適合于 觸發(fā)器豐富的結構 ,而 CPLD 更適合于觸發(fā)器有限而乘積項豐富的結構。而 FPGA 的編程信息需存放在外部存儲器上 ,使用方法復雜。 9． 一般情況下 , FPGA 的功耗要比 CPLD 大 ,且集成度越高越明顯 [5]。然而，今天具有最先進特性的 FPGA 可提供百萬門的邏輯容量、工作300 MHz，成本低至不到 10 美元，并且還提供了更高水平的集成特性，如處理器和存儲器。在這 20 多年的發(fā)展過程中，以 FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術取得了驚人發(fā)展： FPGA 從最初的 1200 個可利用門，發(fā)展到 20 世紀 90 年代的 25 萬個可利用門，進入 20xx 年以后，國際上著名的 FPGA 廠商 Altera 公司和 Xilinx 公司相繼推出了數(shù)百萬個可利用門的單片 FPGA 芯片，將 FPGA 的集成度提高到了一個新的水 平。由于 FPGA 內部除了基本可編程邏輯單元外，還有嵌入式 的 RAM、PLL 或者是 DLL，專用的 Hard IP Core 等，這些模塊也能等效出一定規(guī)模的系統(tǒng)門，所以簡單科學的方法是用器件的 Register 或 LUT 的數(shù)量衡量。布線資源的劃分： (1) 全局性的專用布線資源：以完成器件內部的全局時鐘和全局復位 /置位的布線； (2) 長線資源：用以完成器件 Bank 間的一些高速信號和一些第二全局時鐘信號的布線。 進位和控制邏輯查找表1 11 41 31 2G 1G 2G 3G 4查找表1 11 41 31 2F 1F 2F 3F 4進位和控制邏輯QC KRSDE CQC KRSDE CF 5 I NC I NC L KC I NC L KC EC O U TYY BX BXY QX QD 觸 發(fā)器D 觸 發(fā)器 圖 22 基于查找表（ LUT）的 FPGA 的結構 查找表結構的 FPGA邏輯實現(xiàn)原理 由于 LUT 主要適合 SRAM 工藝生產，所以目前大部分 FPGA 都是基于 SRAM工藝的，而 SRAM 工藝的芯片在掉電后信息就會丟失，一定需要外加一片專用 xx 大學學士學位論文 9 配置芯片，在上電的時候，由這個專用配置芯片把數(shù)據(jù)加載到 FPGA 中，然后FPGA 就可以正常工作，由于配置時間很短，不會影響系統(tǒng)正常工作。（以上這些步驟都是由軟件自動完成的，不需要人為干預） 這個電路是一個很簡單的例子，只需要一個 LUT 加上一個觸發(fā)器就可以完成。 xx 大學學士學位論文 10 數(shù)字系統(tǒng)的組成 數(shù)字系統(tǒng)能夠完成存儲、處理、和傳輸數(shù)字信息的功能。 傳統(tǒng)的數(shù)字系統(tǒng)設計方法是利用真值表、卡諾圖、狀態(tài)方程組、狀態(tài)轉換圖等描述工具建立系統(tǒng)模型進行系統(tǒng)設計的方法。數(shù)據(jù)處理模塊的設計一般比較簡單，子系統(tǒng)設計的主要任務是控制器模塊的設計。設計算法就是尋求一個解決問題的步驟，實質是把系統(tǒng)要 實現(xiàn)的復雜運算分解成一組有序進行的子運算。在每 一層次上，都有描述、劃 xx 大學學士學位論文 12 分、綜合和驗證四種類型的工作。本章將 結合數(shù)字系統(tǒng)設計相關知識 對其中的主要功能模塊組件進行設計。當在最終設計中用到 FPGA 時，可以更簡單、更容易完成從樣機到產品的飛躍。 2． 功率 /能量：芯片通常在一定的能量或功率預算下工作。通常情況下， FPGA 的編程費用比 ASIC 高，但是由于 FPGA 是標準器件，這有助于降低生產成本。 4． 設計實現(xiàn) 實現(xiàn)可理解為利用實現(xiàn)工具把邏輯映射到目標器件的資源中，決定邏輯的最佳布局，選擇邏輯與輸入輸出功能連接的布線通道進行布線，并產生相應的文件。在實現(xiàn)過程中應設置默認配置的下載形式，以使后續(xù)位流下載正常。 xx 大學學士學位論文 16 數(shù)字系統(tǒng)設計的重要工具 —— VHDL VHDL 語言的特點 在傳統(tǒng)的硬件電路設計中，主要的設計文件時電路原理圖，而采用 HDL 設計系統(tǒng)硬件電路時主要使用 HDL 編寫源程序?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，在電子工程領域，從各公司的設計人員到大學的教授、學生都極其重視對其的學習研究， VHDL已成為事實上的通用硬件描述語言。例如， Verilog 語言是一種門級電路描述語言，其風格接近于電路原理圖，設計者需要搞清楚具體的電路結構的細節(jié)，因此其工作量通常較大。按照文本手冊定義， VHDL 語言的預定義屬性low、 high 等存在著不明確性問題，為此應對照國際的測試碼人為地修訂。 其中 clk1024 表示輸入信號， clk1表示頻率為 1 的輸出信號。 1Hz output signal end div1024。 end if。 LIBRARY IEEE。 ARCHITECTURE behav OF CNT60 IS BEGIN PROCESS(CLK,RST,EN) VARIABLE Q0,Q1:STD_LOGIC_VECTOR(3 DOWNTO 0)。)。)。 ELSE Q0:=Q0+1。 END IF。 模塊如 圖 36 所表示， 其中 clk 為 分鐘的 時鐘信號， clr 為清零端 ， HL 為秒低位的輸出， HH 為秒高位的輸出 。 CQ3:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。)。139。039。