【正文】 ersity 畢業(yè)設(shè)計(jì)（論文） B A C HE L OR D I SSE RTAT I ON 論文題目： 基于 DSPBuilder 數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn) 學(xué)位類(lèi)別： 工 學(xué) 學(xué) 士 學(xué)科專(zhuān)業(yè)： 09電子信息工程（ 2）班 作者姓名： 馮 博 導(dǎo)師姓名： 譚 敏 完成時(shí)間： 2021 年 5 月 29日 I 基于 DSPBuilder 的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn) 中 文 摘 要 DSP Builder 是美國(guó) Altera 公司推出的一個(gè)面向 DSP 開(kāi)發(fā)的系統(tǒng)級(jí)設(shè)計(jì)工具，它能夠在 QuartusⅡ設(shè)計(jì)環(huán)境中集成 Matlab 和 SimuIinkDSP 開(kāi)發(fā)軟件。 Quartus Ⅱ III 目 錄 第一章 緒 論 ......................................................................... 1 ..................................................................... 1 ..................................................................... 1 第二章數(shù)字濾波器基本理論 ............................................................. 3 ................................................................ 3 .................................................. 3 ........................................................ 3 .............................................................. 4 第三章 FIR濾波器設(shè)計(jì)原理 ............................................................. 5 FIR濾波器的數(shù)學(xué)原理 .......................................................... 5 20階 FIR濾波器原理模型 ....................................................... 7 第四章濾波器設(shè)計(jì) ..................................................................... 8 ................................................................ 9 FDATool 工具設(shè)計(jì)濾波器 .................................................... 9 濾波系數(shù)的量化及取整 ........................................................ 11 DSPbuilder模型的建立 ........................................................ 13 生成 VHDL文件 ............................................................... 17 AD/DA 的選擇 ................................................................ 19 總結(jié) ............................................................................... 22 參考文獻(xiàn) ........................................................................... 23 致謝 ............................................................................... 24 1 第一章 緒 論 近 30 年以來(lái)，由于超大規(guī) 模集成電路的出現(xiàn)，數(shù)字信號(hào)在理論和應(yīng)用方面有了驚人的發(fā)展，在越來(lái)越多的應(yīng)用領(lǐng)域中迅速代替了傳統(tǒng)的模擬信號(hào)處理方法并且開(kāi)辟出許多的新應(yīng)用領(lǐng)域。 數(shù)字濾波技術(shù)是數(shù)字信號(hào)分析、處理技術(shù)的重要分支。主要包括五個(gè)方面的內(nèi)容 :第一 ,語(yǔ)音信號(hào)分析。第五 ,語(yǔ)音編碼。高清晰度電視的普及指日可待 ,視頻光盤(pán)形式的一套完整的技術(shù)已形成行業(yè)巨大的市場(chǎng)，可視電話、會(huì)議電視產(chǎn)品不斷升級(jí)。如果要處理的是模擬信號(hào)，可通過(guò) A/DC 和D/AC，在信號(hào)形式上進(jìn)行匹配轉(zhuǎn)換，同樣可以使用數(shù)字濾波器對(duì)模擬信號(hào)進(jìn)行濾波 [2]。 根據(jù)數(shù)字濾波器脈沖響應(yīng)的時(shí)域特性，可以分為有限沖激響應(yīng)濾波器 (FIR 濾波器 )、無(wú)限沖激響應(yīng)濾波器 (IIR 濾波器 )[4]。 與 IIR 濾波器相比較，在設(shè)計(jì)和實(shí)現(xiàn)上 FIR 濾波器具有如下優(yōu)越性：相位響應(yīng)可為嚴(yán)格的線性，因此他不存在延遲失真，只有固定的時(shí)間延遲。 FPGA 器件結(jié)合了上面兩種器件的優(yōu)點(diǎn)，具有很好的實(shí)時(shí)性、可靠性和靈活性，它支持片上編程，可以在不改變電路的情況下通過(guò)編程下載的方式改變電路功能，開(kāi)發(fā)周期短，開(kāi)發(fā)軟件投入少，這些特點(diǎn)令 FPGA 對(duì)于科研和小批量生產(chǎn)成為首選。其結(jié)構(gòu)方框圖如圖 1 所示， 直接型 FIR 數(shù)字濾波器的濾波運(yùn)算包括三種運(yùn)算方式： ； ； 項(xiàng)求和。 而 Matlab中的 FDATool工具是功能強(qiáng)大的濾波器設(shè)計(jì)工具可以設(shè)計(jì)多種濾波器并且可以進(jìn)行分析和性能評(píng)估。 Analysis Tool)工具，首先點(diǎn)擊 Matlab 左下角的“ START”，選擇“ ToolBox”點(diǎn)擊“ Filter Design”再點(diǎn)擊“ Filter Design amp。當(dāng)然如果增加濾波階書(shū)可以使濾波器更加鋒利。 Num*(2^8) ans = Columns 1 through 9 0 1 0 3 4 6 16 0 49 Columns 10 through 18 95 95 49 0 16 6 4 3 0 Columns 19 through 20 1 0 13 DSPbuilder 模型的建立 得到這 20個(gè)系數(shù)之后我們就可以在 DSPbuilder中搭建濾波器模型了。多次仿真結(jié)果表明 out1 的位數(shù)為 20 位時(shí)仿真效果較好。預(yù)先將 AD 輸入的數(shù)值加上一個(gè)符號(hào)位使其變成 9 位的有符號(hào)整形（ Signed inter ）輸入到濾波器。 （ 2）分析成功后會(huì)彈出如下圖所示的窗口，在 SignalCompiler 窗口，依據(jù)所使用的芯片設(shè)置好必要的參數(shù)， （ 3）當(dāng)設(shè)置好后，右側(cè)的硬件編譯“ Hardware Compilation”部分就會(huì)列出一個(gè)操作流程，如圖所示，該流程為： ① “ Convert MDL to VHDL”（將 .mdl 文件轉(zhuǎn)換為 VHDL 文件）； ② “ Synthesis”（綜合）； 18 ③ “ QuartusⅡ Fitter”（ Quartus 編譯適配，生成編程文件）。內(nèi)部結(jié)構(gòu)圖如下圖所示 圖 18 AD 結(jié)構(gòu)圖 根據(jù)下圖的配置，我們將 AD 電壓輸入范圍設(shè)置為： 0V~2V。 21 圖 20 最終的頂層文件 ADinput 位 AD 的輸入信號(hào)， Clock 為 FPGA 自帶的時(shí)鐘信號(hào)源 20MHz，經(jīng)過(guò)鎖相環(huán)分成三股信號(hào)，第一股被鎖相環(huán)二分頻后接著又通過(guò)一個(gè) 5 分頻器兩個(gè) 10 分頻器最終變?yōu)?20KHz的時(shí)鐘信號(hào)提供給濾波器。 首先使用 Matlab 中的 FDATool 計(jì)算濾波系數(shù)并做基本的分析，然后對(duì)上面得到的濾波系數(shù)量化取整，再使用 Matlab 建立一個(gè) 新的 MDL 模型文件，使用 DSPbuilder 建立 20 階濾波器的模型，將量化取整后的濾波系數(shù)填入模型中完成濾波器并進(jìn)行仿真生成 VHDL 語(yǔ)言。第二個(gè)是 AD/DA 的選擇。 此次的經(jīng)歷會(huì)使我終身受益，我感受到要是真真正正用心去做一件事情， 是真正的自己學(xué)習(xí)和研究的過(guò)程，沒(méi)有學(xué)習(xí)就不可能有研究的能力，沒(méi)有自己的研究，就不會(huì)有所突破