【正文】 ...........................9 引言 .......................................................9 計數(shù)器模塊 ................................................11 分頻模塊 ..............................................12 預(yù)置閘門模塊 ..........................................13 實際閘門模塊 ..........................................13 計數(shù) Nx 模塊 ...........................................14 計數(shù) Ns 模塊 ...........................................14 通信控制模塊 ..........................................15 計數(shù)器各模塊連接詳圖 ..................................15 除法器模塊 ................................................16 除法控制器 ............................................17 除法運算器 ............................................19 通信信號轉(zhuǎn)換模塊 ......................................21 除法器各模塊連接詳圖 ..................................21 本章小結(jié) ..................................................22 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計（論文） VII 第 4章 顯示及信號整形設(shè)計 .......................................24 引言 ......................................................24 單片機顯示模塊 ............................................25 單片機顯示軟件件設(shè)計 ..................................28 單片機顯示硬件設(shè)計 ....................................29 信號整形模塊 ..............................................30 本章小結(jié) ..................................................31 第 5章 總 體設(shè)計驗證 .............................................32 結(jié) 論 ..........................................................34 致 謝 ..........................................................36 參考文獻(xiàn) ........................................................37 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計（論文） 1 第 1章 緒論 課題 背景 EDA(Electronic Design Automation——電子設(shè)計自動化 )代表了當(dāng)今電子設(shè)計技術(shù)的最新發(fā)展方向，通過 VHDL（ Very High Speed Integrated Circuit Hardware Description Language） 硬件描述語言的設(shè)計，用 FPGA（ Field－ Programmable Gate Array—— 現(xiàn)場可編程門陣列 ） 來實現(xiàn)小型電子設(shè)備的設(shè)計，是開發(fā)儀器儀表的主流。 Pendulum Instruments 公司是一家瑞典公司，總部位于瑞典首都斯德哥爾摩。同時， Agilent 科技公司還推出微波頻率計：53150A， 53151A， 53152A（ 頻率測量范圍最高可達(dá) 46G） 。 在傳統(tǒng)的生產(chǎn)制造企業(yè)中，頻率計被廣泛 的應(yīng)用在產(chǎn)線的生產(chǎn)測試中。主門的另外一個輸入端為時基電路產(chǎn)生電路產(chǎn)生的閘門脈沖。 EasyFPGA030 開發(fā)板， 集成開發(fā)環(huán)境介紹，頻率計總體，計數(shù)器模塊，除法器模塊設(shè)計過程，并且給出它們的仿真結(jié)果。 數(shù)字頻率計主要技術(shù)指標(biāo) [4] （ 1） 頻率準(zhǔn)確度 一般用相對誤差來表示，即 ???????? ????? ccxxx ffTfff 1 （ 21） 式中，NNNTfx11 ???? 為量化誤差（即 1? 個字誤差），是數(shù)字儀器所特有的誤差，當(dāng)閘門時間 T 選定后， xf 越低，量化誤差越大：TTffcc ??? 為閘門時間相對誤差，主要有時基電路標(biāo)準(zhǔn)頻率的準(zhǔn)確度決定，xcc Tfff 1?? 。被測信號的周期越長 （ 頻率越低 ） ，則測得的標(biāo)準(zhǔn)信號的脈沖數(shù) N 越大，則相對誤差越小 。 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計（論文） 6 t1NxNst預(yù) 置 閘 門被 測 信 號標(biāo) 準(zhǔn) 信 號實 際 閘 門 圖 21 測量原理 預(yù)置閘門信號 1t 和實際閘門信號 t 不相等，但兩者差值不會相差被 測信號的一個周期 。 1 的誤差，而且實現(xiàn)了在整個測量頻域內(nèi)的等精哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計（論文） 8 度。將可用的 I/O 全部引出，對于板上沒有的外設(shè)可通過這些 I/O 進(jìn)行擴展，鍛煉使用者的設(shè)計創(chuàng)新能力，并將下載口引出可以通過 USB 的FlashPro3 來下載，或通過引出的下載口去下載其他器件 。 Synplify： Synplicity 公司提供的專門針對 FPGA/CPLD 的邏輯綜合工具，采用先進(jìn)的 Timing Driven（時序驅(qū)動）核 （行為級綜合提取技術(shù)）算法引擎，使用簡便、性能優(yōu)良、軟件更新和技術(shù)創(chuàng)新速度快、綜合面積較小、綜合速度快。 集成開發(fā)軟件 設(shè)計流程如圖 32 所示 。結(jié)果正確。 圖 310 標(biāo)準(zhǔn)信號 計數(shù)器 rest：復(fù)位信號，負(fù)脈沖有效； clks：標(biāo)準(zhǔn)信號輸入端。當(dāng)做完除法時， ready 給出一個負(fù)脈沖信號； D， R：分別為除法器除得的商和 余數(shù)； 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計（論文） 17 除法器仿真結(jié)果如圖 315 所示 。b010。 always(current_state or invalid or count ) begin case(current_state) STATE_INIT: begin err=0。 count=count+139。b000。 input [n1:0] A, B。 assign invalid=(BO==0)。 R=A。 end endmodule 此 除法器利用的是最簡單的除法算法，是利用減法來做 除法。 從仿真波形上可以清楚地看到，被測信號在激勵文件中設(shè)置為 fx=100KHz， ctl置高對 48MHz 頻率分頻得到標(biāo)準(zhǔn)頻率 clks=1KHz，結(jié)果為商 D=00001100100（二進(jìn)制）=100（十進(jìn)制），余數(shù) R=0。 三極管：對單片機輸出的位選信號電流進(jìn)行放大。 P0 口 ： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL門電流。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。 P3 口也可作為 AT89C51 的一些特殊功能口， 口管腳備選功能 ： P RXD（串行輸入口） ； TXD（串行輸出口） ； /INT0（外部中斷 0） ； /INT1（外部中斷 1） ； T0（記時器 0 外部輸入） ； T1（記時器 1 外部輸入） ； /WR（外部數(shù)據(jù)存儲器寫選通） ； /RD（外部數(shù)據(jù)存儲器讀選通） ； P3 口同時為閃爍編程和編程校驗接收一些控制 信號。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。注意加密方式 1 時， /EA將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時，此間內(nèi)部程序存儲器。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。 圖 43 功能管腳 （ 3） 數(shù)碼管按段數(shù)分為七段數(shù)碼管和八段數(shù)碼管，八段數(shù)碼管比七段數(shù)碼管多一個發(fā)光二極管單元（多一個小數(shù)點顯示）；按能顯示哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計（論文） 28 多少個 “8”可分為 1 位、 2 位、 4 位等等數(shù)碼管；按發(fā)光二極管單元連接方式分為共陽極數(shù)碼管和共陰極數(shù)碼管。 圖 44 數(shù)碼管 單片機顯示軟件件設(shè)計 動態(tài)顯示驅(qū)動：數(shù)碼管動態(tài)顯示接口 是單片機中應(yīng)用最為廣泛的一種顯示方式之一，動態(tài)驅(qū)動是將所有數(shù)碼管的 8 個顯示筆劃a,b,c,d,e,f,g,dp的同名端連在一起，另外為每個數(shù)碼管的公共極 COM增加位選通控制電路，位選通由各自獨立的 I/O 線控制，當(dāng)單片機輸出字形碼時，所有數(shù)碼管都接收到相同的字形碼，但究竟是那個數(shù)碼管會顯示出字形，取決于單片機對位選通 COM 端電路的控制，所以我們只要將需要顯示的數(shù)碼管的選通控制打開，該位就顯示出字形，沒有選通的數(shù)碼管就不會亮。 上電復(fù)位后單片機開始動態(tài)掃描顯示，此時顯示的是零，當(dāng)單片機接到 FPGA 發(fā)出的中斷信號，單片機開始進(jìn)行中斷子程序的操作，在中斷子程序中，單片機接收 FPGA 送來的數(shù)據(jù)，并進(jìn)行 BCA 碼轉(zhuǎn)換，在譯碼轉(zhuǎn)換為段選信號，其連線與設(shè)計如圖 46 所示 [15]。并利用示波器對 74LS14 所整形的波形進(jìn)行觀察，得到較為理想的方波 ，其中各個芯片的 +5V 電源和 GND均由 EasyFPGA030 開發(fā)板引出 。 圖 52 實驗驗證 二 從圖 52 看出， 信號發(fā)生器發(fā)出信號的頻率是 ，測 得的頻率是 4KHz。 計數(shù)器設(shè)計 ： 在使用 Libero 軟件輸入 VerilogHDL 語言進(jìn)行邏輯功能描述，在 VerilogHDL 語言中許多語句例如： initial語句塊， forever 語句塊，延時語句， for, while, repeat 等許多語句是不能被綜合的，在編寫 源程序是并不會出現(xiàn)語法錯誤，而且在綜合前仿真，仿真出的時序邏輯圖都是非常理想的 ， 但綜合后仿真，這出現(xiàn)了邏輯混亂。方案二、 FPGA 與單片機相連，利用單片來控制LED 數(shù)碼管進(jìn)行動態(tài)顯示。 由于第一次使用 Libero 軟件，而且在相關(guān)資料中，對軟核的介紹也不多，所以在進(jìn)行數(shù)據(jù)處理是沒有考慮到這點。藉此完成之際，借此機會謹(jǐn)向尊敬的 李 老師致以最衷心的感謝 ! 感謝論文中參考的參考文獻(xiàn)的作者；對于提供論文中隱含的上述提及的支持者以及研究思想和設(shè)想的支持者表示感謝。. FPGAbased Frequency Measurement System for HighAccuracy QCM Sensors. Moure Department of Electronic Technology University of Vigo, :114117 21. Valdes, . Moure, , Rodriguez, Farina. Implementation of a Frequency Measurement Circuit for HighAccuracy QCM Sensors. Electron. Technol., Univ. of Vigo, :2938 22. Lee, . Helton, J. Chen. Realtime FPGAbased implementation of digital instantaneous frequency measurement receiver. Wright State Univ, :3538 23. Santos, Edval J. P. Silva, Leonardo B. M. FPGAbased smart sensor implementation with precise frequency to digital converter for flow measurement. Laboratory for Devices and Nanostructures, Electronics and Systems Department, Universidade Federal de :1630 24. Helton, J. Chen, . Lin, . Tsui. FPGABased GHz Bandwidth Digital Instantaneous Frequency Measurement Receiver. Wright State Univ, :1634