【正文】 ....................................... 14 鍵盤接口電路 ................................................................................................ 15 LED 數(shù)碼管顯示電路 .................................................................................... 17 FPGA 模塊電路 設(shè)計(jì) ................................................................................................. 18 基本單元電路 ................................................................................................ 19 測量與自檢選擇電路 .................................................................................... 23 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） VI 脈寬控制電路 ................................................................................................ 24 測頻與測周期電路 ........................................................................................ 25 單片機(jī)與 FPGA 的相 互控制電路 ........................................................................... 26 4 系統(tǒng)軟件設(shè)計(jì) ...................................................................................................................... 28 單片機(jī)主程序設(shè)計(jì) ................................................................................................... 28 復(fù)位自檢程序設(shè)計(jì) ................................................................................................... 28 鍵盤程序設(shè)計(jì) ........................................................................................................... 29 測頻子程序設(shè)計(jì) ....................................................................................................... 30 測周期子程序設(shè)計(jì) ................................................................................................... 31 測脈寬子程序設(shè)計(jì) ................................................................................................... 32 測占空比子程序設(shè)計(jì) ............................................................................................... 32 LED 數(shù)碼管顯示子程序設(shè)計(jì) ................................................................................... 33 5 系統(tǒng)性能分析 ...................................................................................................................... 34 測量范圍分析 ........................................................................................................... 34 測量精度分析 ........................................................................................................... 34 被測信號(hào)幅值分析 ................................................................................................... 34 結(jié)論 .......................................................................................................................................... 35 致謝 .......................................................................................................................................... 36 參考文獻(xiàn) .................................................................................................................................. 37 附錄一 FPGA 程序 ................................................................................................................. 38 附錄二 單片機(jī)程序 ........................................................................................................ 41 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 1 1 緒論 本課題的研究背景及意義 EDA(Electronic Design Automation—— 電子設(shè)計(jì)自動(dòng)化 )代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，通過 VHDL（ Very High Speed Integrated Circuit Hardware Description Language）硬件描述語言的設(shè)計(jì)，用 FPGA（ Field－ Programmable Gate Array—— 現(xiàn)場可編程門陣列）來實(shí)現(xiàn)小型電子設(shè)備的設(shè)計(jì)，是開發(fā)儀器儀表的主流。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝?、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。此外，該系統(tǒng) 還實(shí)現(xiàn)測量周期、脈寬、占空比等功能。 此外 ， 還經(jīng)常遇到以頻率為參數(shù)的測量信號(hào) ， 例如流量 、 轉(zhuǎn)速等 。用 STC89C51 單片機(jī)作為系統(tǒng)的主控部件，實(shí)現(xiàn)整個(gè)電路的測試信號(hào)控制、數(shù)據(jù)運(yùn)算處理、鍵盤掃描和控制數(shù)碼管的顯示輸出。對本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。 隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，可編程邏輯器件， EDA 技術(shù)， SOPC 等新概念和新技術(shù)層出不窮，新技術(shù)的應(yīng)用迅速滲透到電子、通信、信息、汽車制造等領(lǐng)域，有力的推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化程度的提高。以及微波頻率計(jì) CNT90XL（頻率測量范圍高達(dá) 60G）。已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。該頻率計(jì)依照等精度的測量原理，克服了傳統(tǒng)計(jì)數(shù)器測頻原理隨被測信號(hào)頻率下降而降低的缺點(diǎn)。 本文分 5 章介紹了基于 FPGA 的等精度數(shù)字頻率計(jì)的設(shè)計(jì)原理、設(shè)計(jì)步驟，性能分析等。直接測頻法就是在確定的閘門時(shí)間內(nèi)，記錄被測信號(hào)的脈沖個(gè)數(shù)。單片機(jī)受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，測頻速度較慢，無法滿足高速、高精度的測頻要求；而采用高集成度、高速的現(xiàn)場可編程門陣列 FPGA 為實(shí)現(xiàn)高速、高精度的測頻提供了保證。然后預(yù)置閘門關(guān)閉信號(hào) (下降沿 )到時(shí)，計(jì)數(shù)器并不立即停止計(jì)數(shù)，而是等到被測信號(hào)的上升沿到來時(shí)才結(jié)束計(jì)數(shù)，完成一次測量過程。在預(yù)置門時(shí)間和常規(guī)測頻閘門時(shí)間相同而被測信號(hào)頻率不同的情況下，等精度測量法的測量精度不變。標(biāo)準(zhǔn)頻率可由穩(wěn)定度好、精度高的高頻率晶體振蕩器產(chǎn)生，在保證測量精度不變的前提下，提高標(biāo)準(zhǔn)信號(hào)頻率，可使閘門時(shí)間縮短，即提高測試速度 [2]。 （ 1）電源及晶振引腳（ 4 只） VCC、 GND、 XTALL XTAL2。Proteus 軟件可以實(shí)現(xiàn)數(shù)字電路、模擬電路及微控制器系統(tǒng)與外設(shè)的混合電路系統(tǒng)的電路蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 8 仿真、軟件仿真、系統(tǒng)協(xié)同仿真和 PCB 設(shè)計(jì)等功能。 （ 2） ARES（ Advanced Routing And Editing Software）高級布線和編輯軟件平臺(tái)，它用于印制電路板的設(shè)計(jì)，并產(chǎn)生輸出文件。 （ 2）輸入 /輸出模塊 (IOB) IOB 主要由輸入觸發(fā)器、輸入緩沖器和輸出觸發(fā) /鎖存器、輸出緩沖器組成。 Altera 的 Quartus II 提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿足各種特定設(shè)計(jì)的需要，也是單芯片可編程系統(tǒng)（ SOPC）設(shè)計(jì)的綜合性環(huán)境和 SOPC 開發(fā)的基本設(shè)計(jì)工具，并為 Altera DSP 開發(fā)包進(jìn)行系統(tǒng)模型設(shè)計(jì)提供了集成組合環(huán)境?？梢酝ㄟ^選擇 Start Compilation 來運(yùn)行所有的編譯器模塊，也可以通過選擇 Start 單獨(dú)運(yùn)行各個(gè)模塊。在設(shè)計(jì)輸入之后， Quartus II 的編譯器將給出設(shè)計(jì)輸入的錯(cuò)誤報(bào)告。 （ 4） 提升了調(diào)試能力 QuartusII 增加了一個(gè)新的快速適配編譯選項(xiàng)，可保留最佳性能的設(shè)置，加快了編譯過程，可縮短 50%的編譯時(shí)間，對設(shè)計(jì)性能的影響小。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口，非常適 用于可編程邏輯芯片的應(yīng)用設(shè)計(jì)。此外， VHDL 語言 可以自定義數(shù)據(jù)類型，這也給編程人員帶來了較大的自由和方便。 VHDL 既是 IEEE 承認(rèn)的標(biāo) 準(zhǔn)，故VHDL 的設(shè)計(jì)描述可以被不同的 EDA 設(shè)計(jì)工具所支持。此外， 由于工藝技術(shù)的進(jìn)步，需要采用更先進(jìn)的工藝時(shí)，仍可以采用原來的 VHDL 代 碼。信號(hào)放大與波形整形電路的作用即在于此。單片機(jī)在啟動(dòng)運(yùn)行時(shí)需要復(fù)位，使 CPU 及其它功能部件處于一個(gè)確定的初始狀態(tài)，并從這個(gè)初始狀態(tài)開始工作，單片機(jī)應(yīng)用程序必須以此作為設(shè)計(jì)的前提條件。晶體振蕩頻率越高， 則系統(tǒng)的時(shí)鐘頻率越高，單片機(jī)運(yùn)行速度也就越快。編碼輸出信號(hào) Y Y1和 Y0 則為二進(jìn)制反碼輸出，將其取反就可得到原碼輸出。其中 DSA、 DSB(第 2 管腳 )為串行數(shù)據(jù)輸入端， 兩個(gè)引腳按邏輯與運(yùn)算規(guī)律輸入信號(hào)， 數(shù)據(jù)通過兩個(gè)輸入端（ DSA 或 DSB）之一串行輸入，任意一個(gè) 輸入端可以用作高電平使能端，控制另一輸入端的數(shù)據(jù)輸入。因?yàn)?74LS164 輸出沒有鎖存功能，所以在傳送信號(hào)時(shí)輸出端數(shù)碼管會(huì)有瞬間閃爍，但由于系統(tǒng)采用 12MHz晶振，傳送波特率高達(dá) 1M，且一次發(fā)送數(shù)據(jù)較少，故閃爍并不明顯。同時(shí) START 引腳變?yōu)榈碗娖?， 用以通知單片機(jī)計(jì)數(shù)結(jié)束。 為了在設(shè)計(jì) FPGA 頂層模塊時(shí)能夠順利地調(diào)用它，我們將其生成原理圖模塊，該原理圖模塊如圖 所示。當(dāng) CLR 信號(hào)為高電平時(shí)，計(jì)數(shù)器的值清零，當(dāng) CLR 信號(hào)為低電平，同時(shí)標(biāo)準(zhǔn)頻率信號(hào) 計(jì)數(shù)器使能端 BENA 為高電平有效的情況下，每當(dāng) 標(biāo)準(zhǔn)頻率 信號(hào) BCLK有一個(gè)上升沿到達(dá)時(shí)，計(jì)數(shù)器的值便加 1，直至使能端 BENA 變?yōu)榈碗娖健?MUX21 選擇器芯片的功能是在選擇信號(hào) S 的控制下輸出端 Z 輸出不同的信號(hào)。 AS 為測量與自檢 選擇 端口 ，接單片機(jī)的 引腳， FX 接標(biāo)準(zhǔn)頻率 信號(hào) 輸入， FS 接被測頻率 信號(hào)輸入。 圖 脈寬控