【正文】 wrda=datain_wr。 blka=datain_blk。 end st3 : begin // start cfft to process the ram cf_address_gen_en=1。 wrdb=wr_ram。 addrb[4:0]=addr_cf2[4:0]。 blkb=1。 end st5 : begin //finish the cfft process to ram1,start to output the result cf_address_gen_en=0。 end st4 : begin // start cfft to process the ram cf_address_gen_en=1。 //join the ram to cfft blka=blk_cf。 wrda=datain_wr。 blkb=1。 wrdb=1。 endcase end always(posedge clk) begin case(state) st0 : begin //start state cf_address_gen_en=0。 if(last_butterfly) state=st4。 datain_blk=1。 always(posedge clk or negedge rst_n) //input datain counter。 assign address_b[3:0]=(dataout_valid)?addrb[4:1]:439。 assign dataout_cf1_t2[24:0]=dataout_cf1_t[24:0]slice_number[4:0]。 assign d_im_conj[15:0]=d_im[15:0]。 wire fft_finish。 reg [31:0] datain。 parameter [4:0] st0=0, st1=1, st2=2, st3=3, st4=4, st5=5, st6=6, st7=7, st8=8,st9=9,st10=10,st11=11,st12=12,st13=13。 assign d_re[15:0]=normal_re[15:0]。 output [3:0] address_b。 input [4:0] slice_number。若執(zhí)行一次蝶形運(yùn)算的時(shí)間為 T，則完成 N 點(diǎn) FFT 計(jì)算，所需的時(shí)間為N/2 log2NT。為了保持?jǐn)?shù)據(jù)寬度不變，可以將所有 256個(gè)點(diǎn)的數(shù)值均除以 2， 然后寄存器中置入一個(gè)“ 1”，這樣通過增加一位寄存器，達(dá)到了既增加了數(shù)據(jù)的動(dòng)態(tài)范圍，又未增加數(shù)據(jù)寬度的目的。 這些誤差就使得利用 FPGA進(jìn)行數(shù)字信號(hào)處理的時(shí)候會(huì)產(chǎn)生有限字長效應(yīng)。數(shù)的定標(biāo)有 Q表示法和 S表示法兩種表示方法。 運(yùn)算結(jié)果產(chǎn)生了溢出是發(fā)生錯(cuò)誤的原因。對(duì)于字長相同的定點(diǎn)數(shù)與浮點(diǎn)數(shù)來說，浮點(diǎn)數(shù)雖然擴(kuò)大了數(shù)的表示范圍，但這是以降低精度為代價(jià)的，也就是數(shù)軸上各點(diǎn)的排列更稀疏了。 圖 形成倒序的樹狀圖 (N23) 理工大學(xué)學(xué)士學(xué)位論文 14 表 順序和倒序二進(jìn)制數(shù)對(duì)照表 順序 倒敘 十進(jìn)制數(shù) I 二進(jìn)制數(shù) 二進(jìn)制數(shù) 十進(jìn)制數(shù) J 0 000 000 0 1 001 100 4 2 010 010 2 3 011 110 6 4 100 001 1 5 101 101 5 6 110 011 3 7 111 111 7 DITFFT的輸入順序輸出倒序的信號(hào)流圖 DITFFT的信號(hào)流圖的形式不是唯一的，它還有多種表現(xiàn)形式。p被稱為旋轉(zhuǎn)因子，其中 p為旋轉(zhuǎn)因子的指數(shù)。 N=2M點(diǎn)的 FFT共需要進(jìn)行進(jìn)行 M級(jí)運(yùn)算，每級(jí)由 N/2個(gè)蝶形運(yùn)算組成。每一級(jí)運(yùn)算都需要 N/2次復(fù)數(shù)乘和 N次復(fù)數(shù) an(每個(gè)蝶形需要兩次復(fù)數(shù)加法 )。由這里 N=2M， N/2仍然是偶數(shù)，為了使得計(jì)算理工大學(xué)學(xué)士學(xué)位論文 9 量能夠得到進(jìn)一步的減少，可以仿效前面的做法對(duì) N/2點(diǎn) DFT再做進(jìn)一步分解。因?yàn)檫@個(gè)流圖符號(hào)形狀酷似一只蝴蝶，所以稱其為蝶形運(yùn)算符號(hào)?；?2FFT 中的基 2 指的是 N=2M，即有限長序列的長度 N 要到等于 2理工大學(xué)學(xué)士學(xué)位論文 7 的整數(shù)次冪；同理可得基 4FFT 中的基 4 指的是有限長序列的長度 N 要到等于 4 的整數(shù)次冪。如此巨大的計(jì)算量對(duì)于實(shí)時(shí)信號(hào)處理來說其運(yùn)算速度是難以達(dá)到的。 理工大學(xué)學(xué)士學(xué)位論文 6 2 離散福利葉變換的快速算法的基本理論 本章主要介紹了基 2FFT算法和用硬件實(shí)現(xiàn)數(shù)字信號(hào)處理算法所涉及到的幾個(gè)基本問題。 20xx 年韓穎等 采用 Xilinx 公司的 FPGA 設(shè)計(jì)了 FFT 處理器。這些 IP 核中包含了基本的數(shù)字信號(hào)處理模塊，如 FFT、FIR 等。由于 FPGA 器件采用標(biāo)準(zhǔn)化結(jié)構(gòu)，并且具有體積小、集成度高、功耗低、速度快、可無限次反復(fù)編程等特點(diǎn)，已成為開發(fā)電子產(chǎn)品的首選器件。 可編程邏輯器件 可編程邏輯器件以其獨(dú)特的優(yōu)越性能，一出現(xiàn)就受到大家的青睞。 針對(duì)一般數(shù)字信號(hào)處理算法的實(shí)現(xiàn)，采用通用可編程硬件處理器技術(shù)來實(shí)現(xiàn) FFT 和FIR 數(shù)字濾波器。 理工大學(xué)學(xué)士學(xué)位論文 2 近幾年，隨著現(xiàn)場可編程門陣列 FPGA 技術(shù)的迅速發(fā)展，采用并行度更大、速度更快的 FPGA 芯片來實(shí)現(xiàn) FFT 和 FIR 數(shù)字濾波器己成為必然趨勢(shì)。在很多應(yīng)用領(lǐng)域都要求 FFT 處理器具有高速度、高精度、大容量和實(shí)時(shí)處理的性能。Unit design。理工大學(xué)學(xué)士學(xué)位論文 I 基于 ModelSim 的 FFT 算法的設(shè)計(jì)學(xué)士學(xué)位論文 理工大學(xué)學(xué)士學(xué)位論文 II 摘 要 快速傅立葉變換 (FFT)作為時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，是數(shù)字譜分析的必要前提。Verilog。在不同應(yīng)用場合，需要不同性能要求的 FFT 處理器。 隨著數(shù)字信號(hào)處理技術(shù)的發(fā)展，在消費(fèi)電子領(lǐng)域要求處理速度更快、功耗更低、集成度更高和產(chǎn) 品開發(fā)周期更短，因此許多數(shù)字信號(hào)處理的實(shí)現(xiàn)方法被不斷提出，其中基于 FPGA 的數(shù)字信號(hào)處理實(shí)現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 專用 DSP 芯片是為特定的 DSP 運(yùn)算而設(shè)計(jì)的，更適合特殊的運(yùn)算，如數(shù)字濾波、卷積和 FFT，如 Motorola 公司的 DSP56200， Zoran 公司的 ZR34881， Inmos公司的 IMSA100 等就屬于專用型 DSP 芯片 。因此，任何的線路改版都需要重新設(shè)計(jì)并且重新制造，這不僅增加開發(fā)成本，而且造成產(chǎn)品快速上市的障礙，不太適合處理算法和參數(shù)經(jīng)常改變的場合?，F(xiàn)場可編程門陣列（ FPGA）是 20 世紀(jì) 80 年代中期由美國 Xilinx 公司首先推出的大規(guī)?？删幊踢壿嬈骷? 目前在國際上，兩大 FPGA 巨頭 Xilinx 和 Altera 除了 FPGA 的生產(chǎn)外還與其第三方合作伙伴致力于 IP 核的開發(fā)。 20xx 年羅雪茍、詹陽分析了使用 FPGA 實(shí)現(xiàn) FFT 的幾種方法，對(duì)這幾種方法的優(yōu)缺點(diǎn)進(jìn)行了討論。 第 2 章為離散福利葉變換的快速算法的基本理論； 第 3 章為基于 modelsim的 FFT 算法的設(shè)計(jì) 第 4 章為基于 verilog 語言的 32 點(diǎn)基 2 復(fù)數(shù)的 FFT 的設(shè)計(jì)與仿真 最后一章為結(jié)論 最后對(duì)整篇論文進(jìn)行了總結(jié)和討論。如果 N取 1024，那么 N2將達(dá)到 1,048,576。比較常用的 FFT 算法有基 2FFT和基 4FFT 兩種。通常為了后續(xù)說明的方便，和其它許多文獻(xiàn)一樣，在本文中也將式 ()和式 ()的運(yùn)算用圖 。通過對(duì)比可以看出，只進(jìn)行過這樣的次分解就使得運(yùn)算量減少了近一半，充分說明了這樣分解對(duì)減少 DFT的運(yùn)算量是十分有效的。 圖 N點(diǎn) DFT的第二次時(shí)域抽取分解圖 (N_8) 理工大學(xué)學(xué)士學(xué)位論文 11 圖 N點(diǎn) DITFFT運(yùn)算流圖 （ N=8） DITFFT算法與直接計(jì)算 DFT運(yùn)算量的比較 由 DITFFT算法的分解過程及圖 ， N=2M時(shí)，其運(yùn)算流圖應(yīng)該有 M級(jí)蝶形，每一級(jí)都由 N/2蝶形 運(yùn)算構(gòu)成。 (1)原址計(jì)算 由 圖 ， DITFFT的運(yùn)算過程是很有規(guī)律的。每個(gè)蝶形都要乘以因子pW。 當(dāng) N=8時(shí)，這種規(guī)律就可以用圖 。 浮點(diǎn)表示法所能表示的數(shù)值范圍將遠(yuǎn)遠(yuǎn)大于定點(diǎn)表示法。 x=， Y=，那么 [x]補(bǔ) =， [y]補(bǔ) =，同理可得： [x+y]補(bǔ) =，兩個(gè)負(fù)數(shù)相加的結(jié)果成為正數(shù)，這同樣是錯(cuò)誤的。 定點(diǎn)數(shù)的定標(biāo) 數(shù)的定標(biāo)就是根據(jù)需要，人為地指定小數(shù)點(diǎn)的位置，這 主要是由于在利用 FPGA進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的時(shí)候無法將小數(shù)直接表示出來。進(jìn)行舍位就會(huì)自然而然的引入誤差，這種誤差屬于運(yùn)算量化誤差，也稱為運(yùn)算噪聲。塊浮點(diǎn)數(shù)可以跟蹤數(shù)值動(dòng)態(tài)范圍的變化，例 如做 256點(diǎn) FFT變換，數(shù)據(jù)寬度為 16位，動(dòng)態(tài)范圍是 32768～ 32767，經(jīng)過 FFT的第一級(jí)運(yùn)算后，取值范圍是 65536～ 65535。這種形式的 FFT 只有一個(gè)蝶形運(yùn)算單理工大學(xué)學(xué)士學(xué)位論文 19 元，蝶形運(yùn)算按遞歸的方式，根據(jù)蝶形圖從左向右、從上向下先計(jì)算第一級(jí)的每個(gè)蝶形，然后 計(jì)算第二級(jí)、第三級(jí)，逐級(jí)地循環(huán)運(yùn)算，直至第 N/2 log2N 個(gè)蝶形，完成 N 點(diǎn) FFT的全部運(yùn)算。 input rst_n。 output [13:0] dataout_a。 assign d_valid=normal_valid。 wire [35:0] douta,doutb。//cfft read write and blk_en signal wire finish_butterfly。 wire [15:0] d_im_conj。wr_ram。 assigndataout_cf2_t[24:0]={dataout_cf2[35],dataout_cf2[35],dataout_cf2[35],dataout_cf2[35],dataout_cf2[35],dataout_cf2[35],dataout_cf2[35],dataout_cf2[35:18]}number[3:0]。b0。 else if(d_valid) datain[31:0]={d_re[15:0],d_im_conj[15:0]}。 理工大學(xué)學(xué)士學(xué)位論文 22 end else begin datain_wr=1。 end st3: begin // start the cfft ram1。 理工大學(xué)學(xué)士學(xué)位論文 23 end default:state=st0。 addrb[4:0]=0。 dinb[35:0]=0。 addra[4:0]=datain_t[4:0]。 dina[35:0]=dataout_cf1[35:0]。 dataout_valid=0。 dataout_valid=~wr_r