【正文】 師對(duì)學(xué)生在課程設(shè)計(jì)中的評(píng)價(jià) 評(píng)分項(xiàng)目 優(yōu) 良 中 及格 不及格 課程設(shè)計(jì)中的創(chuàng)造性成果 學(xué)生掌握課程內(nèi)容的程度 課程設(shè)計(jì)完成情況 課程設(shè)計(jì)動(dòng)手 能力 文字表達(dá) 學(xué)習(xí)態(tài)度 規(guī)范要求 課程設(shè)計(jì)論文的質(zhì)量 指導(dǎo)教師對(duì)課程設(shè)計(jì)的評(píng)定意見 綜合成績(jī) 指導(dǎo)教師簽字 年 月 日 基于 VHDL的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn) 第 4 頁 共 22 頁 目 錄 任務(wù)書 .............................................................2 摘 要 .............................................................5 Abstract ...........................................................6 1 引 言 ............................................................7 技術(shù)介紹 ....................................................7 其他技術(shù)特征 ....................................................8 2 十六路彩燈控制系統(tǒng)的實(shí)現(xiàn)十六路彩燈控制器的實(shí)現(xiàn) ....................9 功能描述 .......................................................9 設(shè)計(jì)原理 .......................................................9 3 模塊設(shè)計(jì)及其功能 .................................................10 子模塊及功能 ...................................................10 4 程序下 載與測(cè)試 ...................................................13 下載 ...........................................................13 硬件測(cè)試 .......................................................14 5 結(jié)論 .............................................................14 參考文獻(xiàn) ...........................................................15 附錄 ...............................................................16 基于 VHDL的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn) 第 5 頁 共 22 頁 多路彩燈控制器的設(shè)計(jì) [摘 要 ]隨著科技的發(fā)展 , 在現(xiàn)代生活中 , 彩燈作為一種景觀應(yīng)用越來越多。同時(shí)減少了設(shè)計(jì)芯片的數(shù)量、縮小了體積、降低了功耗、提高了設(shè)計(jì)的靈活性、可靠性和可擴(kuò)展性。 （ 2）通過課題 設(shè)計(jì)，掌握計(jì)算機(jī)組成原理的分析方法和設(shè)計(jì)方法。在電子電路設(shè)計(jì)領(lǐng)域中，電子設(shè)計(jì)自動(dòng)化 (EDA)工具已成為主要的設(shè)計(jì)手段，而VHDL 語言則是 EDA 的關(guān)鍵技術(shù)之一，它采用自頂向下的設(shè)計(jì)方法，即從系統(tǒng)總體要求出發(fā)，自上至下地將設(shè)計(jì)任務(wù)分解為不同的功能模塊，最后將各功能模塊連接形成頂層模塊，完成系統(tǒng)硬件的整體設(shè)計(jì)。 仿真 。與傳統(tǒng)設(shè)計(jì)方法相比 ,VHDL 描述電路行為的算法有很多優(yōu)點(diǎn) : (1) 設(shè)計(jì)層次較高、用于較復(fù)雜的計(jì)算時(shí) ,能盡早發(fā)現(xiàn)存在的問題 ,縮短設(shè)計(jì)周期 。整個(gè)系統(tǒng)共 有三個(gè)輸入信號(hào)：控制彩燈節(jié)奏快慢的基準(zhǔn)時(shí)鐘信號(hào)CLK_IN，系統(tǒng)清零信號(hào) CLR，彩燈節(jié)奏快慢選擇開關(guān) CHOSE_KEY；共有 16 個(gè)輸出信號(hào) LED[15..0]，分別用于控制十六路彩燈。 作為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的主導(dǎo)技術(shù) ,EDA 具有兩個(gè)明顯特征：即并行工程（ Concurrent Engineering）設(shè)計(jì)和自頂向下（ Topdown）設(shè)計(jì)。 首先應(yīng)進(jìn)行系統(tǒng)模塊的劃分 ,規(guī)定每一模塊的功能以及各個(gè)模塊之間的接口。本來這兩個(gè)分 頻器是可以在上述的四頻率輸出器中實(shí)現(xiàn)的 ,但為了方便地為四選一 基于 VHDL的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn) 第 11 頁 共 22 頁 控制器提供不同的時(shí)間選擇條件 ,就將這兩個(gè)分頻器獨(dú)立開來。 最后 ,當(dāng)各個(gè)模塊均完成上述操作之后 ,即可利用 MAXPLUS2的原理圖輸入 ,調(diào)用各個(gè)元器件 (底層文件 ) ,以原理圖的形式形成最后的十六路彩燈顯示系統(tǒng)(頂層文件 ) ,并且進(jìn)行仿真。應(yīng)充分利用 VHDL“自頂向下”的設(shè)計(jì)優(yōu)點(diǎn)以及層次化的設(shè)計(jì)概念，層次概念對(duì)于設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)是非常有用的，它使得我們可以從簡(jiǎn)單的單元入手，逐漸構(gòu)成龐大而復(fù)雜的系統(tǒng)。 clk_in:in std_logic。then cllk=39。139。 end if。 LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 CONSTANT F4:STD_LOGIC_VECTOR(15 DOWNTO 0):=0100100100100100。 WHEN S1= FLOWER=F1。 WHEN S5= FLOWER=F5。 END ARCHITECTURE ART。 ARCHITECTURE ART OF CDKZQ IS COMPONENT SXKZ IS PORT(CHOSE_KEY:IN STD_LOGIC。 END COMPONENT XS