復(fù)雜可編程邏輯器件(更新版)
【正文】 LUT 進(jìn)位鏈 A1 B1 寄存器 S1 LUT 進(jìn)位鏈 A2 B2 寄存器 S2 LE1 LE2 進(jìn)位輸入 LUT 進(jìn)位鏈 An Bn 寄存器 Sn LUT 進(jìn)位鏈 寄存器 進(jìn)位 輸出 LEn LEn+1 … 圖 8321 EPF10K20進(jìn)位鏈邏輯關(guān)系示例 解 采用 n+1個(gè) LE實(shí)現(xiàn)n位全加器的進(jìn)位鏈邏輯關(guān)系 。 (3) I/O端數(shù)和內(nèi)含觸發(fā)器可多達(dá)數(shù)百個(gè) ， 集成度高 。 從其他輸入及反饋端來(lái) 圖 831 共享相鄰乘積項(xiàng)和的結(jié)構(gòu) ≥1 宏單元 n1 ≥1 ≥1 ≥1 至 n1宏單元 ≥1 至 n+1宏單元 選通開(kāi)關(guān) ≥1 宏單元n 宏單元n+1 (5) 內(nèi)部時(shí)間延遲與器件結(jié)構(gòu)和邏輯連接無(wú)關(guān) ， 各模塊之間提供了固定延時(shí)的快速互連通道 ， 可預(yù)測(cè)時(shí)間延遲 ， 易于消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象 。 最后的進(jìn)位信號(hào)接到一個(gè) LE， 產(chǎn)生一個(gè) n位加法器的進(jìn)位輸出信號(hào) 。 0 0 0 0 0 1 4 0 0 1 1 1 0 3 1 1 0 0 1 0 2 0 1 0 1 0 0 1 1 0 0 0 0 0 0 CP nQ32nQ 13?n2Q 11?n表 833 五進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)移表 例 85 用查找表 LUT結(jié)構(gòu)實(shí)現(xiàn)一個(gè)五進(jìn)制計(jì)數(shù)器 。 EPF10K20還包含 6個(gè)專用輸入引出端 ， 可用于高速全局控制信號(hào) 。 各 UIM輸入可通過(guò)編程連接到任何 UIM的輸出 ， 信號(hào)通過(guò)UIM的延遲是固定的 ， 與 UIM內(nèi)部的布線 、 扇入和扇出無(wú)關(guān) 。 每個(gè) FB包含 9個(gè)宏單元 ， 每個(gè)宏單元包括 5個(gè)獨(dú)享乘積項(xiàng) 。 圖 839 XC7354的基本結(jié)構(gòu) UIM FFB1 輸出 9 12 9 FB6 21 9 I/O 模塊 3 18 FB5 21 9 3 FFB2 輸出 9 12 9 FB3 21 9 I/O 模塊 3 18 FB4 21 9 3 快速輸入 12 12 典型器件及應(yīng)用舉例 （ 一 ） XC7354器件 １ ． 基本結(jié)構(gòu) XC7354屬于通用互連陣列 UIM結(jié)構(gòu)型器件 。 LAB和 EAB排成行與列 ， 構(gòu)成二維邏輯陣列 ， 內(nèi)部信號(hào)的互連是通過(guò)行 、 列快速互連通道和 LAB局部互連通道實(shí)現(xiàn)的 。 多個(gè) LAB通過(guò)可編程互連陣列 PIA和全局總線相連 。 UIM FFB 輸出 FB I/O 模塊 FB FFB FB FB 輸出 I/O 模塊 快速輸入 圖 834 通用互連陣列 UIM結(jié)構(gòu) １ ． 通用互連陣列 UIM（ Universal Interconnect Matrix） 結(jié)構(gòu) UIM結(jié)構(gòu)中含有 快速功能模塊 FFB和 高集成度功能模塊 FB。 每個(gè) 或 項(xiàng)輸出均可連接到相鄰的連接單元 ，甚至本單元中的兩個(gè) 或 項(xiàng)都可用于相鄰的兩個(gè)邏輯單元 。 ≥1 ≥1 ≥1 C1 1Ｋ Q 1J R I/O 輸出選擇 反饋選擇 極性選擇 結(jié)構(gòu)選擇 輸出使能 時(shí)鐘 反饋到 邏輯陣列 來(lái)自邏輯陣列 同步時(shí)鐘 VCC 圖 832 觸發(fā)器類型可編程結(jié)構(gòu) ３ ． 觸發(fā)器類型可編程結(jié)構(gòu) 通過(guò)對(duì)輸出觸發(fā)器編程 ， 可實(shí)現(xiàn) 4種不同類型的觸發(fā)器結(jié)構(gòu) ，即 D、 T、 JK和 RS觸發(fā)器 。 FFB適用于快速編 （ 解 ） 碼和高速時(shí)序邏輯電路； FB適用于邏輯功能復(fù)雜且對(duì)時(shí)序要求不高的場(chǎng)合及復(fù)雜的組合邏輯電路 。 LE是 FLEX結(jié)構(gòu)中最小的邏輯單元 ， 每個(gè) LE含有一個(gè)提供4輸入組合邏輯函數(shù)的查找表 LUT以及一個(gè)能提供時(shí)序邏輯能力的可編程寄存器 。 每個(gè) GLB相當(dāng)于一個(gè) GAL器件 ， 可編程為 5種工作模式 ，并具有乘積項(xiàng)共享功能 。 共 45個(gè)乘積項(xiàng)，每 5個(gè)驅(qū)動(dòng) 1個(gè)宏單元，其中 4個(gè)經(jīng) 或非 運(yùn)算作為觸發(fā)器輸入，第 5個(gè)作為 S/R信號(hào)。 宏單元的輸出除驅(qū)動(dòng)器件的輸出緩沖器外 ， 還可反饋?zhàn)鳛閁IM的輸入 。 每個(gè)器件信號(hào)輸入可以被設(shè)置為直通模式 、 鎖存模式和寄存模式 。 LE還包括一個(gè)帶同步使能的可編程觸發(fā)器和一個(gè)進(jìn)位鏈 、 一個(gè)級(jí)聯(lián)鏈 。EAB相當(dāng)于一個(gè)大規(guī)模的查找表 ， 可編程快速實(shí)現(xiàn)多位數(shù)字乘法器 、 數(shù)字濾波器和微控制器等復(fù)雜邏輯功能 ， 比一般外存儲(chǔ)器具有更大的靈活性 。 每個(gè) EAB可配置成 4種基本結(jié)構(gòu) ， 即 256 512 10242或 20481。 ≥1 1
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1