【正文】 then e=39。 when s2=t_1:=t_1+1。rw=39。t1:=0。139。 begin if(clk39。 disp_time1(3)=char1(3 DOWNTO 0)+x30。 disp_time0(3)=km1(3 DOWNTO 0)+x30。 signal disp_time0:data_buffer0:=(x31,x32,x3a,x33, x34,x3a,x35,x36)。 rw,rs,e,lcd_rst:out std_logic。 use 。 END IF。 ELSE c2 = c2 + 39。 等于 ，累加得 ELSIF c1 = 1000 AND c0 = 0101 THEN c0 = 0000。 END IF。 THEN 小于 20 公里時，每公里 1元 IF c1 = 1001 THEN c1 = 0000。 c1=0000。 4 signal en :std_logic。 ENTITY jifei IS PORT(CLK:IN STD_LOGIC。139。139。 BEGIN km0=k0。 ENTITY lichen IS PORT(CLK:IN STD_LOGIC。 CNTTEMP:=CNTTEMP+1。139。 的分頻模塊 VerilogHDL 源代碼 LIBRARY IEEE。 else clkout=39。 end pin1hz。頂層就是將各分模塊用Verilog HDL 語言或者是圖形方法連接起來，便可實現(xiàn)系統(tǒng)電路 。其模塊如下： 計費 模塊 電路 費用計數(shù)器模塊用于出租車啟動后，根據(jù)行駛路程和等待時間計算費用。 3. 實現(xiàn)預(yù)置功能： 能預(yù)置起步費、每公里收費、車行加費里程。沒有 EDA 技術(shù)的支持， 想要完成超大規(guī)模集成電路的設(shè)計制造是不可想象的；反過來，生產(chǎn)制造技術(shù)的不斷進步又必將對 EDA 技術(shù)提出新的要求。國內(nèi)出租車計價器已經(jīng)經(jīng)歷了 4 個階段的發(fā)展。目錄中各級題序及標(biāo)題用小四號黑體） 1 言 隨著出租車行業(yè)的發(fā)展，對出租車計費器的要求也越來越高。該計價器能實現(xiàn)按時間和里程綜合計算車價 ，能顯示 里程 、總車價等相關(guān)信息顯示。 本次課程設(shè)計鞏固和運用了所學(xué)課程，通過理論聯(lián)系實際，提高了分析、解決技術(shù)實際問題的獨立工作能力，通過對一個出租 車計費器的設(shè)計，進一步熟悉了數(shù)字電路系統(tǒng)設(shè)計、制作與調(diào)試的方法和步驟。 分頻模塊 電路 此模塊的功能是對總的時鐘進行分頻，分出的頻率是讓計數(shù)器用的，因為總的時鐘是 50M 的。設(shè)計該模塊的時候用了一個 32位的計數(shù)器，當(dāng)計數(shù)器計到 50的時候產(chǎn)生時鐘。 use 。139。 ttemp:=ttemp+1。 ENTITY PIN100K IS PORT(CLK_50M_IN: IN STD_LOGIC。 4 ELSE IF CNTTEMP250 THEN CLK_100K_OUT=39。 END PROCESS。 km1:out STD_LOGIC_VECTOR(3 DOWNTO 0))。139。139。 END IF LOAD END PROCESS。 char1:out STD_LOGIC_VECTOR(3 DOWNTO 0)。 char2=c2。 ELSIF(CLK39。 ELSE c3 = c3+39。 4 END IF。 IF c2 = 1001 THEN c2 = 0000。 ELSIF c0 = 0000 THEN c0 = 0101。 END PROCESS。 km1:in STD_LOGIC_VECTOR(3 DOWNTO 0) 。 architecture tcl of clock_lcd_disp is type state is(s0,s1,s2,s3,s4,s5,s6,s7,s8,s9)。 constant data_buf1:data_buffer:=(x20,x20,x20,x20, xbc,xc6,xb7,xd1, xa1,xc3,x20,x20, xa2,xb2,x20,x20)。 disp_time0(0)=x20。 disp_time1(0)=x20。)then case current_s is when s0=rw=39。039。 when s1=t_1:=t_1+1。 elsif t_110*3 then e=39。rs=39。current_s=s3。 elsif t_12*3 then lcd_data=data_buf0(data_t)。 data_t:=0。rw=39。 when s5= if t_11*3 then e=39。 elsif t_1100 then e=39。 end if。 elsif t_12*3 then lcd_data=x90。rs=39。 4 end if。 if t_11*3 then e=39。039。rw=39。 if t_1=100 then t_1:=0。 end process。 為期 兩周的 EDA 課程設(shè)計已經(jīng) 結(jié)束 ，從挑選課設(shè)題目，查閱資料，到研究出總體設(shè)計，詳細設(shè)計，再到最后的編程上機調(diào)試，修改 程序，完善程序，收獲頗多