【正文】 51/38 變量使用 舉例 1 變量說明 變量賦值 變量賦值給信號 52/38 變量使用舉例 2 val是個變量，只要有賦值給它，它就更新。 ? variable temp : std_logic_vector (7 downto 0)。 46/38 信號賦值－延時（ Delay） ?信號賦值可以在 process語句內(nèi)部也可以在外部進(jìn)行（如三種并行賦值語句）。 process begin sequential statements wait on (a,b) 。 … … .. 順序語句 N 。139。 end cmpl_sig。 begin sel(1)=sel1。 注意： when others包含那些未被列出的可能。 begin sel(1)=sel1。) and (sel0=39。) else c when (sel1=39。 architecture one of mux4to1 is begin y=a when (sel1=39。139。子程序調(diào)用可以在任何地方根據(jù)其名稱調(diào)用子程序。 y=a AND b。 BEGIN int_a:=a。其格式分三種： （ 1） NEXT:無條件終止當(dāng)前的循環(huán)，跳回到本次循環(huán) LOOP語句開始處，開始下次循環(huán)。 i := 0 。 WHILE_LOOP語句 LIBRARY IEEE。 y=tmp 。 USE 。 CASE語句應(yīng)用舉例 ? LOOP語句與其它高級語言中的循環(huán)語句相似，它可以使所包含的一組順序語句被循環(huán)執(zhí)行，其執(zhí)行次數(shù)可由設(shè)定的循環(huán)參數(shù)決定。d1=?0?。] end if。 end if。 ? 常用的順序描述語句有：賦值語句、 IF語句、 CASE語句、 LOOP語句、 NEXT語句、EXIT語句、子程序、 RETURN語句、 WAIT語句和 NULL語句。 當(dāng)條件成立，執(zhí)行順序語句，否則跳過語句。 else Y = ?Z?。使用 others的目的是為了使條件句中的所有選擇值能涵蓋表達(dá)式的所有取值，以免綜合器會插入不必要的鎖存器。 CASE sel IS WHEH “00”=d0=d。 END LOOP L2 。 END ENTITY parity_check。 用 FOR LOOP語句描述 8位奇偶校驗電路 [標(biāo)號 ]： WHILE 循環(huán)條件 LOOP 順序處理語句； END LOOP [標(biāo)號 ]； 例： sum := 0 。 y: OUT STD_LOGIC ) 。 END LOOP。 ? END LOOP L2 。 END IF。 END PROCESS。 ? 函數(shù)調(diào)用的一般格式為： 函數(shù)名（ [參數(shù)名 =]表達(dá)式 {， [參數(shù)名 =]表達(dá)式 }）； 函數(shù)調(diào)用 并行語句 ?并行信號賦值語句 ?進(jìn)程語句 ?并行過程調(diào)用語句 ?元器件例化語句 ?生成語句 33/38 并行信號賦值語句 ?三種并行信號賦值： ? 簡單信號賦值 ? 條件信號賦值 ? 選擇信號賦值 34/38 1. 并行簡單 信號賦值語句 35/38 2. 條件 信號賦值語句 36/38 用 whenelse語句描述 2選一的 MUX entity mux2to1 is port(a,b:in bit。 信號定義成比特類型，可取 0和 1。039。039。039。 end one。 entity mux4to1 is port(a,b,c:in std_logic。 end one。039。 when others。 ? 敏感信號表隱含著在 process的后面有一個 wait語句。 ?process之間是并發(fā)的。 ?在 VHDL中，除此之外的延時均不考慮。 ?所有比特： ? temp := “10101010