【正文】 解。 控制位（I～M0）的幾種取值情況M[4:0]模式可視的THUNM狀態(tài)寄存器可視的ARM狀態(tài)寄存器10000用戶模式R7～R0, LR, SP PC, CPSRR14～R0, PC, CPSR10001FIQ 模式R7～R0, LR_fiq, SP_fiq PC, CPSR, SPSR_fiqR7～R0, R14_fiq..R8_fiq, PC, CPSR, SPSR_fiq10010IRQ 模式R7～R0, LR_irq, SP_irq PC, CPSR, SPSR_irqR12～R0, R14_irq, R13_irq, PC, CPSR, SPSR_irq10011超級(jí)用戶模式R7～R0, LR_svc, SP_svc, PC, CPSR, SPSR_svcR12～R0, R14_svc, R13_svc, PC, CPSR, SPSR_svc10111中止R7～R0, LR_abt, SP_abt, PC, CPSR, SPSR_abtR12～R0, R14_abt, R13_abt, PC, CPSR, SPSR_abt11011未定義模式R7～R0 LR_und, SP_und, PC, CPSR, SPSR_undR12～R0, R14_und, R13_und, PC, CPSR11111系統(tǒng)模式R7～R0, LR, SP PC, CPSRR14～R0, PC, CPSRCPRS的低8位（包括I、F、T和M[4:0]）稱為控制位，當(dāng)發(fā)生異常時(shí)這些位會(huì)被改變，如果處理器在特權(quán)模式下（非用戶模式）運(yùn)行，這些位也可以由程序修改。還可以采用CMP和ADD指令，將高地址寄存器的值與低地址寄存器的值進(jìn)行比較或相加。（3） 寄存器CPSR是當(dāng)前程序狀態(tài)寄存器；寄存器SPSR是備用狀態(tài)寄存器。注意：指令長度和數(shù)據(jù)長度 操作模式 ARM920T支持7種操作模式： （認(rèn)真看書P29中）● 用戶模式（user模式）； ● 快速中斷模式（fig模式）；● 中斷模式（irq模式）；● 超級(jí)用戶模式（svc模式）；● 異常中斷模式（abt模式）；● 系統(tǒng)模式（sys模式）；● 未定義模式（und模式）。 一個(gè)實(shí)例（本科認(rèn)真復(fù)習(xí)，專科要掌握分析方法。減P3口的第二具體的功能以后細(xì)述。 多核處理器將兩個(gè)或多個(gè)微控制器封裝在一個(gè)芯片內(nèi)部構(gòu)成一個(gè)多核的處理器。嵌入式微處理器（用MPU表示）由通用計(jì)算機(jī)中的CPU發(fā)展而來，嵌入式微處理器只保留和嵌入式應(yīng)用緊密相關(guān)的功能硬件，去除其他的冗余功能部分，以最低的功耗和資源實(shí)現(xiàn)嵌入式應(yīng)用的特殊要求。對(duì)于軟件而言，它將存儲(chǔ)器看作一個(gè)大的字節(jié)數(shù)組，稱為虛擬存儲(chǔ)器（提問：為什么是虛擬存儲(chǔ)器）。RISC是在CISC的基礎(chǔ)上產(chǎn)生并發(fā)展起來的，RISC架構(gòu)也不可以取代CISC架構(gòu)。（下面的分類只作了解要求） 嵌入式微處理器體系結(jié)構(gòu) 馮系統(tǒng)級(jí)初始化主要進(jìn)行操作系統(tǒng)的初始化（完整）。主存儲(chǔ)器用來存放系統(tǒng)和用戶的程序及數(shù)據(jù)，是嵌入式微處理器能直接訪問的存儲(chǔ)器。嵌入式計(jì)算機(jī)系統(tǒng)是整個(gè)嵌入式系統(tǒng)的核心，可以分為硬件層、中間層、系統(tǒng)軟件層和應(yīng)用軟件層。（32位機(jī)）（4） 面向Internet階段進(jìn)入21世紀(jì)，Internet技術(shù)與信息家電、工業(yè)控制技術(shù)等的結(jié)合日益緊密，嵌入式技術(shù)與Internet技術(shù)的結(jié)合正在推動(dòng)著嵌入式系統(tǒng)的飛速發(fā)展。從嵌入式系統(tǒng)運(yùn)行的軟件是固化在硬件系統(tǒng)中與硬件形成一個(gè)不可分割的整體，同一個(gè)嵌入式硬件系統(tǒng)一般很難采用改變軟件的方法用于其它領(lǐng)域，因此不可能有一個(gè)標(biāo)準(zhǔn)化的設(shè)計(jì)，這是嵌入式系統(tǒng)最大的特點(diǎn)。（專科）注意基礎(chǔ)知識(shí)的學(xué)習(xí)，做好課后復(fù)習(xí)，特別要將以前學(xué)習(xí)過的專業(yè)課書籍進(jìn)行相關(guān)的復(fù)習(xí)；軟件、硬件是嵌入式系統(tǒng)重要組成部分，缺一不可，不可分割，在學(xué)習(xí)中只能做到全面發(fā)展，決不能將通用計(jì)算機(jī)中的軟件、硬件完全分開來看，掌握嵌入式系統(tǒng)中的軟件、硬件必須在一個(gè)大的框架內(nèi)協(xié)調(diào)工作。嵌入式系統(tǒng)原理與應(yīng)用（本科使用、?？茀⒖际褂茫┙虒W(xué)備課材料劉曉秋編湖 南 涉 外 經(jīng) 濟(jì) 學(xué) 院 2010 ∽ 2011第一學(xué) 期 教 學(xué) 周 歷課程名稱 嵌入式系統(tǒng) 計(jì)算機(jī) 學(xué)部 計(jì)科080080080計(jì)應(yīng)09 專業(yè) 3 年級(jí)課程學(xué)期總學(xué)時(shí)其中上課周數(shù)周學(xué)時(shí)學(xué)分考核方式采用教材情況教材名稱ARM9嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)教程講授實(shí)驗(yàn)（踐）主編（著）黃智偉、鄧月明等出版社名稱北京航空航天大學(xué)出版社2882286018164考試出版時(shí)間2008．8周次日期上課節(jié)次上課地點(diǎn)每周時(shí)數(shù)分配教學(xué)內(nèi)容備注講授實(shí)驗(yàn)（踐）合計(jì)時(shí)數(shù)14七教44系統(tǒng)基礎(chǔ)部分：定義、發(fā)展、實(shí)時(shí)系統(tǒng)24七教44系統(tǒng)的體系結(jié)構(gòu)及四個(gè)層次分類、特點(diǎn)、存儲(chǔ)34七教44嵌入式系統(tǒng)微處理器和類型、ARM系統(tǒng)介紹44七教44從8位機(jī)到32位機(jī)的發(fā)展，與一個(gè)實(shí)例54七教44ARM9的概念、存儲(chǔ)格式、指令、操作模式等64七教44狀態(tài)、狀態(tài)、異常、中斷74七教44系統(tǒng)復(fù)位、尋址方式、堆棧的幾種形式84七教44指令格式與幾種類型，例題講解94七教44S3C2410內(nèi)部結(jié)構(gòu)、技術(shù)特點(diǎn)102六、七教224內(nèi)部存儲(chǔ)器與地址分配112六、七教224與存儲(chǔ)相關(guān)的寄存器地址、計(jì)算、功能設(shè)置等122六、七教224內(nèi)容同上132六、七教224中斷的一般過程與特征142六、七教224端口實(shí)例152六、七教224中斷實(shí)例162六、七教224NOR FLASH NAND FLASH SDRAM DDR講解172六、七教224嵌入式的存儲(chǔ)口系統(tǒng)、層次、特點(diǎn)182六、七教224全書復(fù)習(xí)192六、七教224全書復(fù)習(xí)20考試說明：教學(xué)內(nèi)容按每次授課內(nèi)容填寫。窗體底端窗體頂端窗體底端窗體頂端如何上好這門課認(rèn)真獨(dú)立完成作業(yè)、實(shí)驗(yàn)報(bào)告、加深理解、掌握基礎(chǔ)知識(shí)；上課做好筆記，在課堂中將結(jié)合實(shí)踐情況有大量內(nèi)容的補(bǔ)充，講課的順序與教材不完全相同，因此課堂筆記將是一種今后自己的復(fù)習(xí)資料。嵌入式系統(tǒng)是計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)和微電子技術(shù)等多種先進(jìn)技術(shù)的產(chǎn)物。隨著硬件實(shí)時(shí)性要求的提高，嵌入式系統(tǒng)的軟件規(guī)模也不斷擴(kuò)大，實(shí)時(shí)多任務(wù)操作系統(tǒng)逐漸形成，系統(tǒng)能夠運(yùn)行在各種不同類型的微處理器上，具備了文件和目錄管理、設(shè)備管理、多任務(wù)、網(wǎng)絡(luò)、圖形用戶界面等功能，并提供了大量的應(yīng)用程序接口，從而使應(yīng)用軟件的開發(fā)變得更加簡單。 嵌入式系統(tǒng)的組成（、）嵌入式系統(tǒng)通常由包含有嵌入式處理器、嵌入式操作系統(tǒng)、應(yīng)用軟件和外圍設(shè)備接口等組成。Cache一般集成在嵌入式微處理器內(nèi)，可分為數(shù)據(jù)Cache、指令Cache或混合Cache。板級(jí)初始化是一個(gè)軟、硬件操作過程，完成嵌入式微處理器以外的其他硬件設(shè)備的初始化（相對(duì)獨(dú)立，不構(gòu)成系統(tǒng)）。為方便用戶操作，通常需要提供一個(gè)友好的人機(jī)界面，我們以前學(xué)習(xí)的開發(fā)平臺(tái)所編寫的程序大多是應(yīng)用軟件層的應(yīng)用程序，這些相關(guān)內(nèi)容以前有所了解，本課程沒有過多的研究。目前，RISC已經(jīng)成為當(dāng)前計(jì)算機(jī)發(fā)展不可逆轉(zhuǎn)的趨勢(shì)。所有可能地址的集合稱為存儲(chǔ)器空間。如果微處理器內(nèi)部僅包含單純的中央處理器單元，人們一般稱其為CPU，常稱為單芯片微控制器（用MCU表示），如單片機(jī)，89C51等。 嵌入式片上系統(tǒng)嵌入式片上系統(tǒng)（System On Chip，SOC）最大的特點(diǎn)是成功實(shí)現(xiàn)了軟、硬件無縫結(jié)合，直接在處理器片內(nèi)嵌入操作系統(tǒng)的代碼模塊，而且具有極高的綜合性，在SOC中，絕大部分系統(tǒng)構(gòu)件都是在系統(tǒng)內(nèi)部，系統(tǒng)簡潔，系統(tǒng)的體積和功耗小，可靠性高。在嵌入式系統(tǒng)中一般使用其第二功能，而不是作為一個(gè)簡單的輸入/輸出口使用。三者關(guān)系可用下圖表示：指令周期時(shí)鐘周期機(jī)器周期共有12個(gè)在MCS51系統(tǒng)中一個(gè)機(jī)器周期為12個(gè)時(shí)鐘周期，因此保證機(jī)器周期的條件下，減少時(shí)鐘周期的大小，可以改變指令的速度，新型處理器就有這種思路，這些也為選型提供了好的理論基礎(chǔ)。ARM920T對(duì)存儲(chǔ)的字，可以按照小端或大端的存儲(chǔ)方式對(duì)待（前面已講）。（2） 寄存器R15作為系統(tǒng)CP，寄存器R14作為系統(tǒng)稱連接寄存器，寄存器R13作為系統(tǒng)堆棧指針。 向R8R15寫入或讀出數(shù)據(jù)，可以采用MOV指令的某個(gè)變型，從R0R7(低地址寄存器)的某個(gè)寄存器傳送數(shù)據(jù)到高地址寄存器，或者從高地址寄存器傳送到低地址寄存器。在ARM狀態(tài)下，絕大多數(shù)的指令都是有條件執(zhí)行的；在Thumb狀態(tài)下，僅有分支指令是有條件執(zhí)行的。P33上列出了7類導(dǎo)異常，它們均有固定的異常入口地址，這個(gè)地址又稱“異常向量”（以前學(xué)過中斷向量）。關(guān)于異常類型、異常入口地址、 ARM尋址方式 8位機(jī)的基本尋址方式尋址方式就是尋找地址的方式，為什么要尋址，因?yàn)榈刂分甘镜哪莻€(gè)單元內(nèi)有重要的數(shù)據(jù)?！?LSR：邏輯右移，寄存器中字的高端空出的位補(bǔ)0。例 LDMIA R1！，{R2R7，R12} ；將R1單元中的數(shù)據(jù)讀出，并保存到R2R7和R12中，每次R1的地址值自動(dòng)加1STMIA R0！，{R3R6，R10} ；將R3RR10中的數(shù)據(jù)保存到R0所指向的地址單元中，每次R0的地址值自動(dòng)加1例如指令LDMIA R0,{R1,R2,R3,R5} ；R1←[R0] ；R2←[R0 + 4] ；R3←[R0 + 8] ；R4←[R0 + 12] 注意：使用多寄存器尋址指令時(shí)，寄存器子集的順序由大到小，連續(xù)的寄存器中間用“”號(hào)連接，單個(gè)的用“，”號(hào)書寫。 向下生長：向低地址方向生長，Decending Stack。例如指令STMIA R0!,{R1R7} ；將R1～R7的數(shù)據(jù)保存到存儲(chǔ)器R0中，存儲(chǔ)器指針在保存第一個(gè)值之后增加，增長方向?yàn)橄蛏显鲩L。 opcode 指令助記符，如LDR，STR等 operation code cond 執(zhí)行條件，如EQ（等效），NE（有條件），AL(無條件)等 S 是否影響CPSR當(dāng)前狀態(tài)寄存器的值，如使用則一定影響CPSR，否則不影響 Rd 目標(biāo)寄存器；Rn 第一個(gè)操作數(shù)的寄存器；operand2 第二個(gè)操作數(shù)。）（1） ARM存儲(chǔ)器訪問指令有16條，其中多數(shù)條是以LD或ST開頭，另外幾條則是SRTBT、SWP、SWPB。（6） ARM偽指令，只作一般要求，自己完成學(xué)習(xí)任務(wù)。編寫ARM指令時(shí),則可使用偽指令CODE32聲明。重要提示：關(guān)于ARM9和Thumb 指令集請(qǐng)同學(xué)們自己認(rèn)真看書學(xué)習(xí)并要求掌握，老師不可能進(jìn)行什么補(bǔ)充，只是在有些方面作一些解釋，在“實(shí)驗(yàn)指導(dǎo)書”中有詳細(xì)的指令內(nèi)容介紹，請(qǐng)同學(xué)們可以復(fù)制，在學(xué)習(xí)完匯編語言的基礎(chǔ)上完成自學(xué)。為了能提高I/O的處理能力，對(duì)于一些要求I/O處理速率比較高的事件，系統(tǒng)安排了快速中斷FIQ（Fast Interrupt reQuest），而對(duì)其余的I/O源仍安排一般中斷IRQ。※29．存儲(chǔ)器生長堆?？煞譃槟膸追N？各有什么特點(diǎn)？（要有說明、圖、表）第三章：32 Bit RISC微處理器S3C2410A S3C2410A內(nèi)部結(jié)構(gòu)重要說明：關(guān)于書上所列的功能上、技術(shù)指標(biāo)上的內(nèi)容在課堂上將沒有補(bǔ)充，老師也不能進(jìn)行修改，老師將對(duì)有些內(nèi)容作補(bǔ)充，請(qǐng)同學(xué)們認(rèn)真自學(xué)，其中有些內(nèi)容期末肯定是考試內(nèi)容。使用情況：所有存儲(chǔ)器bank的訪問周期都是可編程的，總線訪問周期可以通過插入外部等待來擴(kuò)展，支持SDRAM的自刷新和掉電模式。 嚴(yán)格區(qū)分2的N次方值與地址范圍，這個(gè)值是一個(gè)位的權(quán)值，不是地址范圍，范圍是一個(gè)區(qū)域，在這個(gè)區(qū)域內(nèi)有一個(gè)最小值與最大值。 時(shí)鐘電路s3c2410 有三個(gè)時(shí)鐘FLCK 、HCLK 和PCLK （這3個(gè)時(shí)針都是核心時(shí)針）FCLK is used by ARM920T ，內(nèi)核時(shí)鐘，主頻。the Advanced Peripheral Bus(APB)是本地二級(jí)總線（local secondary bus ），通過橋和AHB/ASB相連。在系統(tǒng)中選擇OM[3:2]均接地的方式（即00時(shí)的那種），即采用外部振蕩器提供系統(tǒng)時(shí)鐘。除喚醒邏輯以外，CPU和內(nèi)部邏輯都不會(huì)產(chǎn)生功耗。直流直流轉(zhuǎn)換電路5V直流輸入直流直流提供系統(tǒng)所需電源，請(qǐng)認(rèn)真學(xué)習(xí)。在掉電模式，如果GPF0～GPF7和GPG0～GPG7用作為喚醒信號(hào)，那么這些端口必須配置為中斷模式。其中：有8個(gè)外部中斷有數(shù)字濾波器； 16 EINT引腳端（EINT[15:0]）用來作為喚醒