【正文】 H SDRAM DDR講解172六、七教224嵌入式的存儲口系統(tǒng)、層次、特點(diǎn)182六、七教224全書復(fù)習(xí)192六、七教224全書復(fù)習(xí)20考試說明：教學(xué)內(nèi)容按每次授課內(nèi)容填寫。學(xué)部（系、室）主任簽名： 任課老師簽名： 劉曉秋 10~11上學(xué)期課表（嵌入式系統(tǒng)原理與應(yīng)用）使用班級：計(jì)科2008020080200803計(jì)應(yīng)：09級窗體頂端周課時(shí)16，200801共44人，200802共53人，200803共51人，計(jì)應(yīng)09級共44人。窗體底端窗體頂端窗體底端窗體頂端如何上好這門課認(rèn)真獨(dú)立完成作業(yè)、實(shí)驗(yàn)報(bào)告、加深理解、掌握基礎(chǔ)知識；上課做好筆記，在課堂中將結(jié)合實(shí)踐情況有大量內(nèi)容的補(bǔ)充，講課的順序與教材不完全相同，因此課堂筆記將是一種今后自己的復(fù)習(xí)資料。在學(xué)習(xí)中決不可盲目求新，由系統(tǒng)功能和用戶要求確定系統(tǒng)結(jié)構(gòu)，注意設(shè)計(jì)成本和生產(chǎn)條件，保證設(shè)計(jì)的嵌入式系統(tǒng)便利地升級、使用和維護(hù)。嵌入式系統(tǒng)是計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)和微電子技術(shù)等多種先進(jìn)技術(shù)的產(chǎn)物。優(yōu)點(diǎn)是由單片機(jī)構(gòu)成的這種嵌入式系統(tǒng)使用簡便、價(jià)格低廉，在工業(yè)控制領(lǐng)域中得到了非常廣泛的應(yīng)用，現(xiàn)在的生產(chǎn)實(shí)踐中還使用得非常很廣。隨著硬件實(shí)時(shí)性要求的提高，嵌入式系統(tǒng)的軟件規(guī)模也不斷擴(kuò)大，實(shí)時(shí)多任務(wù)操作系統(tǒng)逐漸形成，系統(tǒng)能夠運(yùn)行在各種不同類型的微處理器上，具備了文件和目錄管理、設(shè)備管理、多任務(wù)、網(wǎng)絡(luò)、圖形用戶界面等功能，并提供了大量的應(yīng)用程序接口，從而使應(yīng)用軟件的開發(fā)變得更加簡單。（3） 嵌入式系統(tǒng)的開發(fā)成了一項(xiàng)系統(tǒng)工程。 嵌入式系統(tǒng)的組成（、）嵌入式系統(tǒng)通常由包含有嵌入式處理器、嵌入式操作系統(tǒng)、應(yīng)用軟件和外圍設(shè)備接口等組成。嵌入式計(jì)算機(jī)系統(tǒng) 嵌入式計(jì)算機(jī)系統(tǒng)的硬件層硬件層中包含嵌入式微處理器、存儲器、通用設(shè)備接口和I/O接口（一般為可看到的構(gòu)件）。Cache一般集成在嵌入式微處理器內(nèi)，可分為數(shù)據(jù)Cache、指令Cache或混合Cache。（注意：兩個(gè)接口的區(qū)別，在一個(gè)系統(tǒng)中這兩個(gè)接口全部都有，在這要運(yùn)用學(xué)過的微機(jī)接口知識。板級初始化是一個(gè)軟、硬件操作過程，完成嵌入式微處理器以外的其他硬件設(shè)備的初始化（相對獨(dú)立，不構(gòu)成系統(tǒng)）。（1） 嵌入式操作系統(tǒng)（Embedded Operating System，EOS）EOS負(fù)責(zé)嵌入式系統(tǒng)的軟件、硬件的資源分配、任務(wù)調(diào)度，控制協(xié)調(diào)。為方便用戶操作，通常需要提供一個(gè)友好的人機(jī)界面，我們以前學(xué)習(xí)的開發(fā)平臺所編寫的程序大多是應(yīng)用軟件層的應(yīng)用程序，這些相關(guān)內(nèi)容以前有所了解，本課程沒有過多的研究。由PC指示數(shù)據(jù)、地址的存儲位置，單一總線完成數(shù)據(jù)與指令的復(fù)用功能數(shù)據(jù)存儲區(qū)指令存儲區(qū)數(shù)據(jù)、指令存儲區(qū)（馮目前，RISC已經(jīng)成為當(dāng)前計(jì)算機(jī)發(fā)展不可逆轉(zhuǎn)的趨勢。在PC機(jī)和服務(wù)器領(lǐng)域， CISC體系結(jié)構(gòu)是市場的主流；在嵌入式系統(tǒng)領(lǐng)域， RISC結(jié)構(gòu)的微處理器將占有重要的位置。所有可能地址的集合稱為存儲器空間。注意：地址有高地址和低地址；數(shù)據(jù)有高位和低位；它們?nèi)绾谓M合，這就是存儲的方法，實(shí)際使用時(shí)要根據(jù)使用的實(shí)際情況與要求，靈活掌握。如果微處理器內(nèi)部僅包含單純的中央處理器單元，人們一般稱其為CPU，常稱為單芯片微控制器（用MCU表示），如單片機(jī)，89C51等。ARM處理器系列中的各種處理器，雖然在實(shí)現(xiàn)技術(shù)、應(yīng)用場合和性能方面都不相同，但只要支持相同的ARM體系版本，基于它們的應(yīng)用軟件是兼容的。 嵌入式片上系統(tǒng)嵌入式片上系統(tǒng)（System On Chip，SOC）最大的特點(diǎn)是成功實(shí)現(xiàn)了軟、硬件無縫結(jié)合，直接在處理器片內(nèi)嵌入操作系統(tǒng)的代碼模塊，而且具有極高的綜合性，在SOC中，絕大部分系統(tǒng)構(gòu)件都是在系統(tǒng)內(nèi)部，系統(tǒng)簡潔，系統(tǒng)的體積和功耗小，可靠性高。第1章 習(xí)題1．舉例說明嵌入式系統(tǒng)的“嵌入性”、“專用性”、“計(jì)算機(jī)系統(tǒng)”的基本特征。在嵌入式系統(tǒng)中一般使用其第二功能，而不是作為一個(gè)簡單的輸入/輸出口使用。I/O口：有4個(gè)8位的雙向I/O端口，各個(gè)端口根據(jù)編程可具有特定的功能。三者關(guān)系可用下圖表示：指令周期時(shí)鐘周期機(jī)器周期共有12個(gè)在MCS51系統(tǒng)中一個(gè)機(jī)器周期為12個(gè)時(shí)鐘周期，因此保證機(jī)器周期的條件下，減少時(shí)鐘周期的大小，可以改變指令的速度，新型處理器就有這種思路，這些也為選型提供了好的理論基礎(chǔ)。 ARM9工作狀態(tài)與存儲方式（注意：P27開始，前面的不作要求） 概述 先進(jìn)的ARM920T（常稱ARM9）是嵌入式微處理器的內(nèi)核。ARM920T對存儲的字，可以按照小端或大端的存儲方式對待（前面已講）。不在用戶模式下的稱為特權(quán)模式；不在用戶模式和系統(tǒng)模式下的稱為異常模式（P29上的圖上的標(biāo)示）。（2） 寄存器R15作為系統(tǒng)CP，寄存器R14作為系統(tǒng)稱連接寄存器，寄存器R13作為系統(tǒng)堆棧指針。程序員可以直接操作8個(gè)通用寄存器R0R7，同樣也可以操作程序計(jì)數(shù)器R15（PC），堆棧指針寄存器R13（SP），鏈接R14（link）寄存器（LR），和CPSR與SPSR。 向R8R15寫入或讀出數(shù)據(jù)，可以采用MOV指令的某個(gè)變型，從R0R7(低地址寄存器)的某個(gè)寄存器傳送數(shù)據(jù)到高地址寄存器，或者從高地址寄存器傳送到低地址寄存器。 在ARM狀態(tài)下，絕大多數(shù)的指令都是有條件執(zhí)行的；在Thumb狀態(tài)下，僅有分支指令是有條件執(zhí)行的。 CPSR中的其余位為保留位，當(dāng)改變CPSR中的條件碼標(biāo)志位或控制位時(shí)，必須確保其“保留”位不能變，在程序中也不要使用“保留位”來存儲數(shù)據(jù)值。P33上列出了7類導(dǎo)異常，它們均有固定的異常入口地址，這個(gè)地址又稱“異常向量”（以前學(xué)過中斷向量）。注意：你不需要特別指明切換回Thumb狀態(tài)。關(guān)于異常類型、異常入口地址、 ARM尋址方式 8位機(jī)的基本尋址方式尋址方式就是尋找地址的方式，為什么要尋址，因?yàn)榈刂分甘镜哪莻€(gè)單元內(nèi)有重要的數(shù)據(jù)。立即數(shù)要以“?！睘榍熬Y，表示16進(jìn)制數(shù)值時(shí)以“0x”表示?！?LSR：邏輯右移，寄存器中字的高端空出的位補(bǔ)0。（4） 寄存器間接尋址（注意：使用括號了，表示寄存器內(nèi)為一個(gè)地址。例 LDMIA R1！，{R2R7，R12} ；將R1單元中的數(shù)據(jù)讀出，并保存到R2R7和R12中，每次R1的地址值自動加1STMIA R0！，{R3R6，R10} ；將R3RR10中的數(shù)據(jù)保存到R0所指向的地址單元中，每次R0的地址值自動加1例如指令LDMIA R0,{R1,R2,R3,R5} ；R1←[R0] ；R2←[R0 + 4] ；R3←[R0 + 8] ；R4←[R0 + 12] 注意：使用多寄存器尋址指令時(shí)，寄存器子集的順序由大到小，連續(xù)的寄存器中間用“”號連接，單個(gè)的用“，”號書寫。SP指向最后壓入的有效數(shù)據(jù)時(shí)稱為“滿堆?！薄? 向下生長：向低地址方向生長，Decending Stack。在這四種工作方式中的任何一種均可有LDM和STM二種尋址方式，所以：四種工作方式共有8種尋址方式相對應(yīng)。例如指令STMIA R0!,{R1R7} ；將R1～R7的數(shù)據(jù)保存到存儲器R0中，存儲器指針在保存第一個(gè)值之后增加，增長方向?yàn)橄蛏显鲩L。（注意：在變址尋址中以R作為基址，偏移量在指令中以立即數(shù)的形式直接給出）例如指令BL ROUTE1 ；調(diào)用到ROUTE1子程序 BEQ LOOP ；條件跳轉(zhuǎn)到LOOP標(biāo)號處 … LOOP MOV R2,2 … ROUTE1 … 指令格式（ARM 指令集） 基本概念A(yù)RM是典型的RISC構(gòu)架處理器，指令和尋址方式少而簡單，大多數(shù)ARM指令在一個(gè)周期內(nèi)就可以執(zhí)行完畢。 opcode 指令助記符，如LDR，STR等 operation code cond 執(zhí)行條件，如EQ（等效），NE（有條件），AL(無條件)等 S 是否影響CPSR當(dāng)前狀態(tài)寄存器的值，如使用則一定影響CPSR，否則不影響 Rd 目標(biāo)寄存器；Rn 第一個(gè)操作數(shù)的寄存器；operand2 第二個(gè)操作數(shù)。在C語言中C代碼有：設(shè)a和b已定義為無符號變量并已賦值， if(ab) a++；else b++；在ARM指令中有：設(shè)R0、R1內(nèi)的內(nèi)容為值a、b， CMP R0，R1 ；R0與R1比較（結(jié)果影響標(biāo)志位） ADDHI R0，R0，1 ；若R0R1，則R0=R0+1 ADDLS R1，R1，1 ；若R0=R1，則R1=R1+1例：若條件成立，則將兩個(gè)數(shù)值相加C代碼有：if((a!=10)amp。）（1） ARM存儲器訪問指令有16條，其中多數(shù)條是以LD或ST開頭，另外幾條則是SRTBT、SWP、SWPB。（對應(yīng)上面）（3） ARM跳轉(zhuǎn)指令有3條,全部以B開頭。（6） ARM偽指令，只作一般要求，自己完成學(xué)習(xí)任務(wù)。（2） 與ARM指令集相比較，Thumb指令集中的數(shù)據(jù)處理指令的操作數(shù)仍然是32位，指令地址也為32位，但Thumb指令集為實(shí)現(xiàn)16位的指令長度，舍棄了ARM指令集的一些特性，如大多數(shù)的Thumb指令是無條件執(zhí)行的，而幾乎所有的ARM指令都是有條件執(zhí)行的；大多數(shù)的Thumb數(shù)據(jù)處理指令的目的寄存器與其中一個(gè)源寄存器相同。編寫ARM指令時(shí),則可使用偽指令CODE32聲明。（6） ：大多數(shù)Thumb 處理指令采用2地址格式，數(shù)據(jù)處理操作比ARM 狀態(tài)的更少，訪問寄存器R8～R15受到一定限制。重要提示：關(guān)于ARM9和Thumb 指令集請同學(xué)們自己認(rèn)真看書學(xué)習(xí)并要求掌握，老師不可能進(jìn)行什么補(bǔ)充，只是在有些方面作一些解釋，在“實(shí)驗(yàn)指導(dǎo)書”中有詳細(xì)的指令內(nèi)容介紹，請同學(xué)們可以復(fù)制，在學(xué)習(xí)完匯編語言的基礎(chǔ)上完成自學(xué)。重要的處理方式是：ARM把I/O端口地址作為特殊的存儲器地址。為了能提高I/O的處理能力，對于一些要求I/O處理速率比較高的事件，系統(tǒng)安排了快速中斷FIQ（Fast Interrupt reQuest），而對其余的I/O源仍安排一般中斷IRQ。第2章 習(xí)題※14．ARM微處理器支持哪幾種運(yùn)行模式？各運(yùn)行模式有什么特點(diǎn)？（7種運(yùn)行模式）15．ARM處理器有幾種工作狀態(tài)？各工作狀態(tài)有什么特點(diǎn)？（316位二種工作狀態(tài)）24．試說明存儲器映射I/O的特點(diǎn)。※29．存儲器生長堆?？煞譃槟膸追N？各有什么特點(diǎn)？（要有說明、圖、表）第三章：32 Bit RISC微處理器S3C2410A S3C2410A內(nèi)部結(jié)構(gòu)重要說明：關(guān)于書上所列的功能上、技術(shù)指標(biāo)上的內(nèi)容在課堂上將沒有補(bǔ)充，老師也不能進(jìn)行修改，老師將對有些內(nèi)容作補(bǔ)充，請同學(xué)們認(rèn)真自學(xué)，其中有些內(nèi)容期末肯定是考試內(nèi)容。 S3C2410A集成的片上功能和技術(shù)特點(diǎn)可以從“S3C2410A的內(nèi)部結(jié)構(gòu)方框圖”得到了解。使用情況：所有存儲器bank的訪問周期都是可編程的，總線訪問周期可以通過插入外部等待來擴(kuò)展，支持SDRAM的自刷新和掉電模式。bank6的結(jié)束地址，下一個(gè)單元則是bank7的開始地址，他們之間沒有斷點(diǎn)，地址保持連續(xù)。 嚴(yán)格區(qū)分2的N次方值與地址范圍，這個(gè)值是一個(gè)位的權(quán)值，不是地址范圍，范圍是一個(gè)區(qū)域，在這個(gè)區(qū)域內(nèi)有一個(gè)最小值與最大值?？磮D分析，提問：是高電平復(fù)位還是低電平復(fù)位。 時(shí)鐘電路s3c2410 有三個(gè)時(shí)鐘FLCK 、HCLK 和PCLK （這3個(gè)時(shí)針都是核心時(shí)針）FCLK is used by ARM920T ，內(nèi)核時(shí)鐘，主頻。AMBA ：AHB(AMBA高性能總線)、ASB(AMBA系統(tǒng)總線)、APB(AMBA外設(shè)總線)和Test Methodology。the Advanced Peripheral Bus(APB)是本地二級總線（local secondary bus ），通過橋和AHB/ASB相連。S3C2410A有兩個(gè)鎖相環(huán)（MPLL和UPLL，鎖相環(huán)是相位同步自動控制系統(tǒng)，在數(shù)字電路這門課中有討論）。在系統(tǒng)中選擇OM[3:2]均接地的方式（即00時(shí)的那種），即采用外部振蕩器提供系統(tǒng)時(shí)鐘。 電源電路對于電源控制邏輯，S3C2410A具有多種電源管理方案，對于每個(gè)給定的任務(wù)都具有最優(yōu)的功耗。除喚醒邏輯以外，CPU和內(nèi)部邏輯都不會產(chǎn)生功耗。為簡化系統(tǒng)電源電路的設(shè)計(jì)，要求整個(gè)系統(tǒng)的輸入電壓為高質(zhì)量的5V直流穩(wěn)壓電源。直流直流轉(zhuǎn)換電路5V直流輸入直流直流提供系統(tǒng)所需電源，請認(rèn)真學(xué)習(xí)。如果一個(gè)引腳沒有使用復(fù)用功能，那么它可以配置為I/O口。在掉電模式，如果GPF0～GPF7和GPG0～GPG7用作為喚醒信號，那么這些端口必須配置為中斷模式。如果相應(yīng)位設(shè)置為0，則表示該引腳的上拉電阻使能；為1，則表示該引腳的上拉電阻不使能。其中：有8個(gè)外部中斷有數(shù)字濾波器； 16 EINT引腳端（EINT[15:0]）用來作為喚醒源。（1）設(shè)置讀/寫操作對I/O口的操作是通過對相關(guān)各個(gè)寄存器的讀／寫實(shí)現(xiàn)