【正文】 ），并不是所有的寄存器都可見（不是37個(gè)都可見）。THUMB 狀態(tài)對應(yīng)關(guān)系RAM狀態(tài)R0→→→→→→→→→→→→R0R2R2R3R3R4R4R5R5R6R6R7R7R8R9R10R11R12Stack Pointer（SP）Stack Pointer（R13）Link register（LR）Link register（R14）Program Counter（PC）Program Counter（R15）CPSRCPSRSPSRSPSR圖 Thumb狀態(tài)下和ARM狀態(tài)下寄存器之間的映射關(guān)系 在Thumb狀態(tài)下訪問高地址寄存器（?？撇蛔饕螅┰赥humb狀態(tài)下寄存器R8R15(高地址寄存器)不是標(biāo)準(zhǔn)寄存器集。 條件碼標(biāo)志N、Z、C、V均為條件碼標(biāo)志位。在處理異常前，當(dāng)前處理器的狀態(tài)必須被保留（保護(hù)現(xiàn)場），處理異常程序完成后，處理器能恢復(fù)原來的狀態(tài)并執(zhí)行原來程序（恢復(fù)現(xiàn)場并可靠返回）。 NN+1R14CPSRCPSR保護(hù)和恢復(fù)原狀態(tài)保護(hù)和恢復(fù)斷點(diǎn)異常服務(wù)程序裝入異常服務(wù)程序的狀態(tài)PC裝入異常程序入口地址說明：異常發(fā)生響應(yīng)異常異常返回主程序異常過程示意圖 異常中斷向量（特點(diǎn)：4個(gè)字節(jié)一個(gè)地址）地址異常中斷類型進(jìn)入時(shí)處理器的模式0x00000000Reset復(fù)位管理模式0x00000004Undefined instruction未定義模式0x00000008Software Interrupt軟件中斷管理模式0x0000000CAbort (預(yù)取指令中止)Abort異常預(yù)取指中止模式0x00000010Abort (數(shù)據(jù)中止)Abort異常數(shù)據(jù)中止模式0x00000018IRQIRQ外部中斷請求模式0x0000001CFIQFIQ快速中斷請求模式圖 異常向量表 異常中斷優(yōu)先級 當(dāng)多個(gè)異常中斷同時(shí)發(fā)生時(shí)，處理器根據(jù)一個(gè)固定（不是設(shè)計(jì)人員設(shè)定的，是處理器已經(jīng)定下的）的優(yōu)先級系統(tǒng)來決定處理它們的順序。第2個(gè)寄存器操作數(shù)在與第1個(gè)操作數(shù)結(jié)合之前，先進(jìn)行移位操作。例如指令 （以R0為研究對象，認(rèn)真分析讀、寫的特點(diǎn)）LDR R0,[R1] ；R0←[R1]（將R1中的數(shù)值作為地址，取出此地址中的數(shù)據(jù)保存在R0中）STR R0,[R1] ；[R1] ←R0（5） 變址尋址（注意：操作的方向）變址尋址是將基址寄存器的內(nèi)容與指令中給出的偏移量相加，形成操作數(shù)的有效地址，變址尋址用于訪問基址附近的存儲單元，常用于查表，數(shù)組操作，功能部件寄存器訪問等。同時(shí)，堆棧區(qū)是存儲區(qū)的一部分。（8） 塊復(fù)制尋址IA：每次傳送后地址加4(increas after)；IB：每次傳送前地址加4(increase before)；DA：每次傳送后地址減4(decreas after)；DB：每次傳送前地址減4(decreas before)；塊復(fù)制尋址用于把一塊從存儲器的某一位置復(fù)制到另一位置，是一個(gè)多寄存器傳送指令。ARM指令集主要包括數(shù)據(jù)處理指令、分支指令、存儲器訪問指令、程序狀態(tài)寄存器處理指令、協(xié)處理器指令和異常中斷產(chǎn)生指令等（具體的另附或見書）。(b!=20)) a=a+b；//（a不等于10）與（b不等于20）成立則加ARM代碼有：CMP R0，10 ；比較R0是否為10（無條件，結(jié)果影響標(biāo)志位） CMPNE R1，20 ；若R0不為10，則比較R1是否為20（有條件） ADDNE R0，R0，R1 ；若R0不為10，且R1也不為20，則執(zhí)行R0=R0+R1 關(guān)于ARM指令的類型與簡便記憶方法（這里只是一個(gè)參考，也可不使用這種方法。P44中協(xié)處理指令表格有五條，在學(xué)習(xí)中要求做到理解。因此，Thumb指令主要支持通用功能,必要時(shí)則借助于完善的ARM指令集。Thumb雜項(xiàng)指令有SWI（軟件中斷指令）和BKPT（斷點(diǎn)中斷指令）沒有程序狀態(tài)寄存器訪問指令。在許多ARM體系結(jié)構(gòu)中I/O單元對于用戶是不可訪問的，只可以通過系統(tǒng)管理調(diào)用或通過C的庫函數(shù)來訪問（為什么要使用C語言，目的就是要訪問I/O單元）。（用圖和說明移位操作）27．舉例說明寄存器間接尋址的操作過程。注意：在內(nèi)部結(jié)構(gòu)圖中存儲器在什么地方？一個(gè)系統(tǒng)沒有存儲器行不行？S3C2410A的內(nèi)部結(jié)構(gòu)方框圖的三個(gè)層次：16/32位ARM920T 內(nèi)核具有指令Cache和16KB數(shù)據(jù)Cache系統(tǒng)總線外圍總線總線編碼/譯碼中斷控制電源管理存儲控制顯示USB主控外部總線控制NAND控制串行總線音頻總線通用接口實(shí)時(shí)時(shí)鐘觸摸屏定時(shí)器異步收發(fā)USB設(shè)備智能卡看門狗總線編碼/譯碼串行外圍設(shè)備接口Bottom view低部視圖OM0R14；OM1U15；OM2U14；OM3T13；XTORTCR16；XTIRTCR17；XTOPLLH16；XTIPLLH17； S3C2410A存儲器控制器特性（注意是S3C2410A的存儲器，不是ARM9中的寄存器） S3C2410A的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號，具有以下特性：地址空間：總共有8個(gè)存儲器bank（bank0～bank7），每個(gè)bank有128 MB（共1 GB），支持?。蠖耍ㄍㄟ^軟件選擇，已學(xué)），其中bank 0～bank 5個(gè)用于ROM，SRAM，每個(gè)bank有128 MB容量；bank 6～bank 7個(gè)用于ROM，SRAM，SDRAM，每個(gè)容量可變。例如SDRAM使用BANK6（X=6），它的物理起始地址為6*128M=0x30000000，終止地址為(x+1)*128M1=0x37FFFFFF。充電過程分析；上電復(fù)位過程；手動(dòng)復(fù)位過程。AHB bus上的外設(shè)有LCD controller（CONT代表controller，控制器）、USB Host CONT、ExtMaster、Nand CONT和nand flash boot loader、bus CONT、interrupt CONT、power management、memory CONT（sram/nor/sdram等）。S3C2410A微處理器的主時(shí)鐘可由外部時(shí)鐘源提供，也可由外部振蕩器提供（或全部由外部提供），采用哪種方式通過引腳OM[3:2]來進(jìn)行選擇（即DD2二位，有四種狀態(tài)）。FHP空閑模式：CPU，內(nèi)耗降低正常模式：功耗最大慢速模式：不使用PLL，功耗與PLL無關(guān)，使用外時(shí)鐘，作為FCLK.掉電時(shí)內(nèi)部電源關(guān)CPU內(nèi)部邏輯均不產(chǎn)生功耗為喚醒邏輯供電系統(tǒng)內(nèi)的二個(gè)獨(dú)立電源掉電時(shí)斷開喚醒時(shí)打開模式特點(diǎn)見上圖：（1） 正常模式功耗達(dá)到最大；（2） 慢速模式功耗與PLL無關(guān)；（3）空閑模式降低了由CPU內(nèi)核產(chǎn)生的功耗。（2） S3C2410A電源電路圖如下（a）和（b）所示。 S3C2410A的I／O口寄存器在S3C2410A中，大多數(shù)的引腳端都是復(fù)用的，所以對于每一個(gè)引腳端都需要定義其功能，為了使用I/O口，首先需要定義引腳的功能。雜項(xiàng)控制寄存器用于控制數(shù)據(jù)端口的上拉電阻、高阻狀態(tài)、USB Pad和CLKOUT的選擇。有關(guān)I/O口相關(guān)寄存器的宏定義代碼如下：括號內(nèi)一個(gè)是端口的“值”一個(gè)是端口的“地址”，一個(gè)寄存器的地址由四個(gè)字節(jié)組成，使用C語言編程。 S3C2410A輸入／輸出端口編程實(shí)例注意：端口A除了作為功能口外，只能夠作為輸出口使用。數(shù)據(jù)寫入到端口數(shù)據(jù)寄存器（PnDAT）時(shí)，則從端口的對應(yīng)位輸出數(shù)據(jù)，否則輸入數(shù)據(jù)。正確使用：為了滿足不同系統(tǒng)設(shè)計(jì)的需要，每個(gè)I/O口可以很容易地通過軟件對進(jìn)行配置。在掉電模式下，為CPU和內(nèi)部邏輯供電的第二個(gè)電源將關(guān)斷。S3C2410X的系統(tǒng)時(shí)鐘電路見下圖，其外部振蕩器由12MHz晶振和2個(gè)15pF的微調(diào)電容組成。APB bus上的外設(shè)有UART、USB device、SDI/MMC、Watch Dog Timer、bus CONT、spi、iic、iis、gpio、rtc、adc、timer/pwm。PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI. APB總線用于連接低速外設(shè)。 復(fù)位、時(shí)鐘和電源管理 復(fù)位電路（注意是S3C2410的復(fù)位，不是ARM9復(fù)位）（1） 在系統(tǒng)中，復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運(yùn)行時(shí)用戶的按鍵復(fù)位功能。注意：這也是原始圖。S3C2410有S3C2410X和S3C2410A兩個(gè)型號，A型是X型的改進(jìn)型，具有更好的性能和更低的功耗。JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測試電路TAP（Test Access Port，測試訪問口），通過專用的JTAG測試工具對內(nèi)部節(jié)點(diǎn)進(jìn)行測試。注意：AHB將有取代ASB的發(fā)展趨勢，有的書將它們統(tǒng)稱為“系統(tǒng)總線”，P51上圖的講解，其中“測試接口就是JTAG”。批量寄存器加載和存儲指令只有LDMIA、STMIA指令，即每次傳送先加載/存儲數(shù)據(jù),然后地址加4（為什么？4個(gè)字節(jié)，32位長度為一個(gè)地址）。在保證等價(jià)的條件下，Thumb指令集大大的節(jié)省了系統(tǒng)的存儲空間。（對應(yīng)上面）（2） ARM數(shù)據(jù)處理指令有16條，這16條以分為三類，即數(shù)據(jù)傳送指令、算術(shù)、邏輯運(yùn)算指令、比較指令。使用指令條件碼，可實(shí)現(xiàn)高效的邏輯操作，提高代碼效率。（9） 相對尋址相對尋址是變址尋址的一種變通，由程序計(jì)數(shù)器PC提供基準(zhǔn)地址，指令中的地址碼字段作為偏移量，兩者相加后得到的地址即為操作數(shù)的有效地址?？斩褩＃珽mpty Stack。大方向，遞增堆棧?！?RRX：帶擴(kuò)展的循環(huán)右移,操作數(shù)右移一位，高端空出的位用原C 標(biāo)志值填充。（1） 寄存器尋址操作數(shù)的值在寄存器中，指令中地址碼字段給出的是寄存器編號，寄存器的內(nèi)容是操作數(shù)（指令執(zhí)行時(shí)直接取出寄存器的值進(jìn)行操作）。 進(jìn)入異常時(shí)的行為 （以ARM狀態(tài)為例）下以圖說明，當(dāng)一個(gè)異常發(fā)生時(shí)，ARM920T響應(yīng)和返回時(shí)的狀態(tài)。（1） T標(biāo)記位：該位反映處理器的運(yùn)行狀態(tài)。 程序寄存器狀態(tài) ARM920T具有一個(gè)當(dāng)前程序狀態(tài)寄存器（CPSR），另外還有5個(gè)保存程序狀態(tài)寄存器（SPSR）用于異常中斷處理，這些寄存器的功能有三種：● 保留最近完成的ALU（運(yùn)算器）操作的信息；● 控制中斷的使能和禁止；● 設(shè)置處理器的操作模式。（4） 下劃線后的標(biāo)出了是什么模式下的私用寄存器，在不同械下系統(tǒng)使用的私有寄存器數(shù)是不相同的。重點(diǎn)總結(jié)：這些“模式”的關(guān)系有：外部中斷、異常操作、軟件控制都可以改變?yōu)橹袛嗄Ｊ?。）?位長度為例，建立片選與片外地址的概念。 51系列CPU存儲空間的確定程序存儲器：片內(nèi)4K，片外64K（ROM只讀），兩者統(tǒng)一編址。另外，由于多核處理器對外的“界面”是統(tǒng)一的，從兼容性和系統(tǒng)升級成本方面來考慮有諸多的優(yōu)勢。根據(jù)用途，可以分為嵌入式微控制器、嵌入式微處理器、嵌入式DSP處理器、嵌入式片上系統(tǒng)、雙核或多核處理器等類型。對于一個(gè)多字節(jié)類型的數(shù)據(jù)，在存儲器中有兩種存放方法。事實(shí)上，RISC和CISC各有優(yōu)勢。諾依曼（Von Neumann）結(jié)構(gòu)與哈佛（Harvard）結(jié)構(gòu)、特點(diǎn)。（2） 硬件相關(guān)的設(shè)備驅(qū)動(dòng)程序中間層中包含硬件了與相關(guān)設(shè)備的驅(qū)動(dòng)程序，但是這些設(shè)備驅(qū)動(dòng)程序通常不直接由中間層使用，而是在系統(tǒng)初始化過程中將中間層與操作系統(tǒng)中通用的設(shè)備驅(qū)動(dòng)程序關(guān)聯(lián)起來，并在隨后的應(yīng)用中調(diào)用這些設(shè)備驅(qū)動(dòng)程序，實(shí)現(xiàn)對硬件設(shè)備的操作。輔助存儲器通常指硬盤或大容量存儲設(shè)備，其主要特點(diǎn)有一般容量較大，其讀、取速度與主存相比要慢一些。（注意：兩個(gè)系統(tǒng)的區(qū)別）嵌入式應(yīng)用軟件嵌入式中間級嵌入式操作系統(tǒng)嵌入式處理器存儲器接口系統(tǒng)軟件硬件層嵌入式操作系統(tǒng)對上層連接應(yīng)用程序，對下層管理硬件系統(tǒng)。（與互聯(lián)網(wǎng)結(jié)合） 嵌入式系統(tǒng)的發(fā)展趨勢（1） 新的微處理器層出不窮，降低功耗和軟硬件成本，多媒體人機(jī)交互界面更豐富?！扒度胄浴?、“專用性”與“計(jì)算機(jī)系統(tǒng)”是嵌入式系統(tǒng)的三個(gè)基本要素。（?？疲┰趯W(xué)習(xí)中要有自己的目標(biāo)，基本硬件結(jié)構(gòu)和基本軟件是學(xué)習(xí)嵌入式系統(tǒng)的關(guān)鍵，從8位處理器開始，向32位處理器沖擊，掌握嵌入式系統(tǒng)和基本結(jié)構(gòu)和特點(diǎn)，如果堅(jiān)持這樣，學(xué)習(xí)嵌入式系統(tǒng)是肯定成功的。 考核方式分考試與考查兩種。二、本課程的研究對象是ARMARM指令、S3C24一般系統(tǒng)接口；關(guān)于ARM9與S3C2410的功能特點(diǎn)、技術(shù)參數(shù)等由生產(chǎn)廠家已經(jīng)確定，在課程教學(xué)中沒有修改與補(bǔ)充，這些內(nèi)容主要由學(xué)生自己自學(xué)完成。第一章：嵌入式系統(tǒng)的基礎(chǔ)部份 定義定義：以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)，符合多方面嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。（一般由8位以上CPU為中心）（3） 實(shí)時(shí)操作系統(tǒng)階段20世紀(jì)90年代后，嵌入式系統(tǒng)在應(yīng)用中飛速發(fā)展。 IP核（Intellectual Property Core，知識產(chǎn)權(quán)核）IP核是具有專有知識產(chǎn)權(quán)，帶有具體功能并且有規(guī)范的接口，可在多個(gè)系統(tǒng)設(shè)計(jì)中重復(fù)使用的功能模塊，是實(shí)現(xiàn)嵌入式片上系統(tǒng)的基本構(gòu)件。（2） 存儲器嵌入式系統(tǒng)的存儲器包含Cache、主存儲器和輔助存儲器，目的是用來存放數(shù)