【正文】 移，得到CD1，將C1（28位）、D1（28位）合并得到56位。表42 DES算法逆置換規(guī)則40848165624643239747155523633138646145422623037545135321612936444125220602835343115119592734242105018582633141949175725表43 DES算法放大換位表3212345456789891011121312131415161716171819202120212223242524252627282928293031321表44 DES算法單純換位表1672021291228171152326518311028241432273919133062211425在f（R，K）算法描述圖中，S1，S2，…，S8為選擇函數，其功能是把6bit數據變?yōu)?bit數據。其中Key為8字節(jié)共64位，是DES算法的工作密鑰；Data也為8字節(jié)共64位，是要被加密或被解密的數據；Mode為DES的工作方式，包括加密和解密兩種，如圖41為DES算法框圖。表37 P盒置換1672021291228171152326518311028241432273919133062211425第5步：異或與交換注意上述所有操作只是處理了64位明文的右邊32位，還沒有處理左邊部分。S盒替換如圖37所示。注意第一個輸入位在第二個輸出位重復，并在第48位重復。位號18放棄（表中沒有），另外7位也是，從而將56位減到48位。P盒替換異或交換密鑰變換 擴展置換S盒替換圖34 DES的一輪 第一步：密鑰變換最初64位密鑰通過放棄每個第8位而得到56位密鑰。步驟6步驟5最終轉換（FP）密文（64位）密鑰步驟1步驟2步驟3步驟4明文（64位）初始置換（IP）LPTRPT16輪16輪密鑰圖33 DES中主要步驟 初始置換初始置換只發(fā)生一次，是在第一輪之前進行的，指定初始置換中的變換如何進行，如表32所示。DES共16步，每一步稱為一輪，每一步進行替換與變換步驟。3 DES工作原理 基本原理DES是個塊加密法，按64位塊長加密數據，即把64位明文作為DES的輸入，產生64位密文輸出。d) 可讀性好，既可以被計算機接受，也容易被人所理解。Verilog HDL的主要特點有：作為硬件描述語言的第一個國際標準具有很強的可移植性；具有豐富的模擬仿真語句和庫函數，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)功能的可行性，隨時可對設計進行仿真模擬，將設計中邏輯上的錯誤消滅在組裝之前。目前應用比較廣泛的硬件描述語言就是Verilog HDL，它最早是由美國國防部提出來的。Verilog 的設計者想要以 C 編程語言為基礎設計一種語言，可以使工程師比較容易學習。 Verilog模塊的概要及背景Verilog HDL是在1983年由GDA（Gateway Design Automation）公司的Phil Moorby首創(chuàng)的。兩年之后，NBS發(fā)現(xiàn)IBM公司的Lucifer相當理想，沒有必要從開頭開發(fā)一個新的加密算法。DES加密Verilog模塊設計方案 DES的概要及背景數據加密標準（DES，Data Encryption Standard）也稱為數據加密算法（DEA，Data Encryption Algrithm）(ANSI)和DEA1(ISO)，是近20年來使用的加密算法。它們想開發(fā)一個加密算法。雖然56位密鑰的DES算法已經風光不在，而且常有用DES加密的明文被破譯的報道，但是了解一下昔日美國的標準加密算法總是有益的，而且目前DES算法得到了廣泛的應用，在某些場合，仍然發(fā)揮著余熱。Verilog HDL是一種硬件描述語言(hardware description language)，為了制作數字電路而用來描述ASICs和FPGA的設計之用。EDA關鍵技術之一就是采用硬件描述語言對硬件電路進行描述，且具有系統(tǒng)級仿真和綜合能力。Verilog HDL是一種全方位的硬件描述語言，具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級等幾種不同層次的設計，支持結構、數據流、行為三種描述形式的混合描述，覆蓋面強，因此在實際應用中越來越廣泛。c) 支持大規(guī)模設計的分解和已有設計再利用。ModelSim SE支持PC、UNIX和LINUX混合平臺；提供全面完善以及高性能的驗證功能；全面支持業(yè)界廣泛的標準；Mentor Graphics公司提供業(yè)界最好的技術支持與服務。簡單地說，DES利用加密的兩個基本屬性：替換（也稱混淆）和變換（也稱擴散）。 圖33顯示了這個過程。表33 IP使用的完整變換表58504234261810260524436282012462544638302214664564840322416857494133251791595143352719113615345372921135635547393123157 DES的一輪DES的一輪包括圖34所示步驟。選擇56位中的48位時使用表35所示，如果仔細看看表格則可發(fā)現(xiàn)其中只有48位。第2位和第4位口令輸入一樣寫出?，F(xiàn)在，48位密鑰與48位右明文進行異或運算，將結果傳遞到下一步，即S盒替換。例如，第一塊的16表示原輸入的第16位移到輸出的第1位，第16塊的10表示原輸入的第10位移到輸出的第16位。DES算法的入口參數有三個：Key、Data、Mode。逆置換正好是初始置換的逆運算，例如，第1位經過初始置換后，處于第40位，而通過逆置換，又將第40位換回到第1位，其逆置換規(guī)則、放大換位、單純換位分別見表4表4表44。故Key實際可用位數便只有56位。DES加密模塊頂層的外部接口示意圖如圖43所示，部分端口功能說明如表47所示。表49 PC2換位重排規(guī)律141711241532815621102319124268167272013241523137475530405145334844493954345346425036293248bit的內部子密鑰K是從寄存器C1和D1所存儲的56bit中，經過PC2重排按固定方式從中選出的48bit。if(!decrypt)begin case(iteration) 0,1,8,15。 …… default: begin semi_key= prev_key_var[55:28]。 ……elsebegincase(iteration)0: begin semi_key= prev_key_var[55:28]。new_key_var[1]= non_perm_key_var[27]。S盒的設計準則如下：l 沒有一個S代換部件的輸出位是接近輸入位的線性函數。使用邏輯電路法來設計的時候，通常使用硬件描述語言Verilog HDL編寫程序作為設計輸入。每組前面的一個bit是復制上一組擴展前的最后一個bit，后面加的一個bit是復制下一組擴展前的最開始的一個bit。 Key_o=(0)。 previous_key=(Key_i)。 Soutput、f產生邏輯 …… f[0]=Soutput[7]。 DES加密方案設計 資源優(yōu)先設計方案資源優(yōu)先方案就是通過硬件設計出一個密鑰變換輪函數和一個明文變換輪函數，通過16輪反復調用這一個硬件系統(tǒng)實現(xiàn)一次DES加密運算。每一輪循環(huán)移位的次數對原始密鑰是固定的，其每一位相對于初始密鑰的每一位存在著固定的關系，由此可以列出每一輪子密鑰與初始密鑰之間的關系表，通過關系表采用硬件描述語言可同時產生16輪子密鑰。EDA技術代表了當今電子設計技術的最新發(fā)展方向，它徹底改變了數字系統(tǒng)的設計方法和實現(xiàn)手段。如今，伴隨著這篇畢業(yè)論文的最終成稿，復雜的心情煙消云散，自己甚至還有一