【正文】 課程設(shè)計（論文） 1 目 錄 一 概述 ................................................. 3 ...................................... 3 ...................................... 3 二 總體方案設(shè)計 ......................................... 4 ........................................... 4 ........................................ 4 3. EDA 技術(shù)及 QUARTUS II 軟件的簡介 ..................... 5 4. 主要特點 .......................................... 8 5. 具備的功能 ........................................ 8 6. 分工情況 .......................................... 8 7. 設(shè)計環(huán)境 .......................................... 9 三 詳細(xì)設(shè)計 ............................................ 10 1. 12 位的寄存器設(shè)計 ................................. 10 2. 奇偶校驗電路的設(shè)計 ................................ 11 3. CRC 碼生成電路的設(shè)計 .............................. 11 4. 17 位寄存器設(shè)計 ................................... 14 5. 整體電路 ......................................... 14 四 .程序的調(diào)試與運行結(jié)果說明 ............................. 16 1. 建立工作庫文件夾和編輯設(shè)計文件 .................... 16 2. 時序仿真 ......................................... 17 3. 設(shè)置開始時間和結(jié)束時間及時間段 .................... 18 課程設(shè)計（論文） 2 4. 奇偶校驗碼波形圖 .................................. 18 5. CRC 碼校驗仿真波形圖 .............................. 19 6. 整合電路校驗碼的波形圖 ............................ 19 五 課程設(shè)計總結(jié) ........................................ 20 參考文獻(xiàn) ............................................... 21 課程設(shè)計（論文） 3 一 概述 1. 理解和掌握該課程中的有關(guān)基本概念，程序設(shè)計思想和方法。在實際使用時又可分為垂直奇偶校驗、水平奇偶校驗和水平垂直奇偶校驗等幾種。 x3 除以生成多項式 G(x)所得的 r 位余數(shù)為效驗位（為了得到 R 位余數(shù)， G(x)必須是 r+1 位）。 VHDL 設(shè)計法設(shè)計循環(huán)冗余 CRC 碼生成電路。大致可以分為三個發(fā)展階段。有專家認(rèn)為， 21世紀(jì)將是四 A 技術(shù)的高速發(fā)展期， EDA 技術(shù)將是對 21世紀(jì)產(chǎn)生重大影響的十大技術(shù)之一。 硬件描述語言可以在三個層次上進(jìn)行電路描述，其層次由高到低分為行為級、 R，幾級和門電路級。 (5)Vf0L 對設(shè)計的描述具有相對獨立性，可以在設(shè)計者不僵硬件結(jié)構(gòu)的情況下，也不必管最終設(shè)計的目標(biāo)器件是什么，而進(jìn)行獨立的設(shè)計。在產(chǎn)品設(shè)計與制造方面：從高性能的微處理器、數(shù)字信號處 課程設(shè)計（論文） 8 理器一直到彩電、音響和電子玩具電路等， EDA 技術(shù)不單是應(yīng)用于前期的計算機(jī)模擬仿真、產(chǎn)品調(diào)試，而且也在 P 哪的制作、電子設(shè)備的研制與生產(chǎn)、電路板的焊接、朋比的制作過程等有重要作用。 奇偶校驗編碼方式和檢驗電路只能測出一位出錯或者奇數(shù)個位錯誤，而不能檢測偶數(shù)個位出錯，也無法對出錯定位，無法自動校正錯誤能力 。其中，我的任務(wù)就是把小組中其他幾個人做好的電路模塊整合成完整的電路圖，然后正對總的電路圖 課程設(shè)計（論文） 9 做出仿真波形，檢驗電路圖是否正確。 q11,q10,q9,q8,q7,q6,q5,q4,q3,q2,q1,q0: out std_logic。 q2=datain(2)。 q10=datain(10)。 奇偶校 驗碼生成電路圖： 3. CRC 碼生成電路的設(shè)計 CRC 碼生成電路所有模塊中最重要的一部分。 sdata : IN std_logic_vector(11 DOWNTO 0)。 多項式系數(shù) , MSB 一定為 39。event AND clk = 39。 t = (OTHERS = 39。139。039。 dtemp(11 DOWNTO 7)。 st=39。139。039。 AND rt 7) THEN datafini = 39。 39。 AND rt = 7) THEN datafini = 39。 END IF。即可組成一個完整的電路圖。 新建一個波形文件，仿真時仿真的結(jié)果將會存在這個文件中： 圖 42 建立波形文件 課程設(shè)計（論文） 18 3. 設(shè)置開始時間和結(jié)束時間及時間段 圖 43 設(shè)置時間 4. 奇偶校驗碼波形圖 圖 44 奇偶校驗碼生成電路的波形圖 這部分電路是為了檢測奇偶電路的，我們只用了 一組數(shù)據(jù) 101010101011。以后我也會加倍努力，學(xué)好我的專業(yè)課程。