基于fpga的卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn)(更新版)
【正文】 塊來建模實(shí)現(xiàn)。 ＊卡爾曼濾波模塊 DSP Builder 簡介 DSP Builder是 Altera公司推出的 FPGA 的系統(tǒng)級設(shè)計(jì)工具。通過置 RD 和 CS 為低電平可使數(shù)據(jù)讀出到并行輸出總線。 ADS8364的差分輸入可在 VREF到 +VREF之間變化。此模塊采用 VHDL語言編程實(shí)現(xiàn)。 ?設(shè)計(jì)選用的 FPGA是 Altera公司 CycloneⅡ EP2C20Q240C8N ， FPGA中 I/O端口可自由定義，電路設(shè)計(jì)方便，編程靈活，不易受外部干擾。 ?設(shè)隨機(jī)線形離散系統(tǒng)的狀態(tài)方程為： 觀測方程為： 式中 為系統(tǒng)的狀態(tài)向量， 為系統(tǒng)的觀測序列， 為系統(tǒng)的過程噪聲序列， 為觀測噪聲序列， 為系統(tǒng)控制輸入， 為狀態(tài)轉(zhuǎn)移矩陣， 為系數(shù)矩陣， 為觀測矩陣。L/O/G/O 基于 FPGA 的卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn) 姓名：楊秋月 學(xué)號： 2021202120211 基于 FPGA的卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn) 背景知識簡介 基于 FPGA的卡爾曼濾波器的設(shè)計(jì) 1 2 3 仿真結(jié)果及相關(guān)結(jié)論 4 背景知識簡介 卡爾曼和卡爾曼濾波 ? 卡爾曼 （ Rudolf Emil Kalman） 匈牙利數(shù)學(xué)家， 1930年出生于匈牙利首都布達(dá)佩斯。 卡爾曼濾波原理 ?卡爾曼濾波，是一種線性最小方差估計(jì)，特點(diǎn)是考慮了系統(tǒng)的模型誤差和測量噪聲的統(tǒng)計(jì)特性。利用 Altera 公司 FPGA 的 DSP 開發(fā)工具 DSP Builder 設(shè)計(jì)卡爾曼濾波器，比基于硬件描述語言的設(shè)計(jì) 周期更短，設(shè)計(jì)更容易 。 單元功能模塊設(shè)計(jì) ＊分頻模塊 分頻模塊是將外部時(shí)鐘進(jìn)行分頻設(shè)定，得到系統(tǒng)內(nèi)部 AD控制模塊和卡爾曼濾波模塊所需要的時(shí)鐘，并為 AD芯片提供時(shí)鐘信號基準(zhǔn)。另外，在 REFin和 REFout引腳內(nèi)部還帶有 +電壓。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后，引腳 EOC 的輸出將保持半個(gè)時(shí)鐘周期的低電平。編譯后進(jìn)行時(shí)序仿真，仿真波形如下圖所示。 (4)在 SignalCompiler里用選定的工具自動(dòng)進(jìn)行 綜合和編譯 ,或用QuartusII 調(diào)用上述 VHDL 文件 ,選擇器件型號鎖定引腳重新編譯 。 fc1,fc2,sub2,sub3,sub4 為卡爾曼濾波的五個(gè)子系統(tǒng)模塊。 圖 12 卡爾曼濾波的時(shí)序仿真圖 QuartusⅡ 時(shí)序仿真（續(xù)） 用 DSP Builder設(shè)計(jì)卡爾曼濾波模型是整個(gè)系統(tǒng)設(shè)計(jì)中的一個(gè)子模塊，把卡爾曼濾波模型轉(zhuǎn)化后的 VHDL文件生成圖元文件，如下圖所示，以便在整個(gè)系統(tǒng)設(shè)計(jì)中調(diào)用。 結(jié)語 L/O/G/O Thank You!
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1