基于fpga的卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn)-wenkub
2023-05-13 00:22:04 本頁(yè)面
【正文】 1954年于麻省理工學(xué)院分別獲得電機(jī)工程學(xué)士及碩士學(xué)位。 1957年于哥倫比亞大學(xué)獲得博士學(xué)位。自從被提出以來(lái)，獲得了廣泛的實(shí)際應(yīng)用，其應(yīng)用領(lǐng)域包括控制、通訊、信號(hào)處理、石油地震勘探、故障診斷、圖像處理等。設(shè) k時(shí)刻的狀態(tài)估計(jì)值為： ?卡爾曼濾波的遞推步驟如下所示 : 狀態(tài)一步預(yù)測(cè)值： 預(yù)測(cè)誤差方差： 濾波增益： 最佳濾波值： 濾波誤差方差： 卡爾曼濾波器的實(shí)現(xiàn)方法及比較 ?用 DSP處理器實(shí)現(xiàn) 在應(yīng)用中，卡爾曼濾波器通常由 DSP處理器 來(lái)實(shí)現(xiàn)。這種編程方式 效率低，難度大 。 FPGA的主要任務(wù)是控制 AD轉(zhuǎn)換芯片進(jìn)行數(shù)據(jù)轉(zhuǎn)換，并從 AD芯片中讀取轉(zhuǎn)換輸出數(shù)據(jù)，進(jìn)行卡爾曼濾波處理并輸出。 基于 FPGA的卡爾曼濾波器各功能模塊設(shè)計(jì) 基于 FPGA的卡爾曼濾波器各功能模塊設(shè)計(jì) 圖 1 芯片模塊結(jié)構(gòu)劃分示意圖 芯片模塊結(jié)構(gòu) 芯片模塊的劃分如下圖所示，分頻模塊和 AD控制模塊采用 VHDL語(yǔ)言編程實(shí)現(xiàn)，卡爾曼濾波模塊用 DSP Builder軟件進(jìn)行設(shè)計(jì) 。 圖 2 分頻模塊時(shí)序仿真圖 基于 FPGA的卡爾曼濾波器各功能模塊設(shè)計(jì) ＊ AD 控制模塊 ADS8364 的簡(jiǎn)介與工作原理 采用 ADS8364芯片對(duì)輸入信號(hào)數(shù)據(jù)采樣。 ADS8364采用 +5V工作電壓，并帶有 80DB共模抑制的全差分輸入通道以及 6個(gè) 4μs連續(xù)近似的模數(shù)轉(zhuǎn)換器、 6個(gè)差分采樣放大器。 圖 3 ADS8364與 FPGA連接示意圖 基于 FPGA的卡爾曼濾波器各功能模塊設(shè)計(jì) ADS8364的工作原理 三個(gè)保持信號(hào) (HOLDA,HOLDB,HOLDC)啟動(dòng)指定通道的轉(zhuǎn)換。這個(gè)低電平可使各個(gè)通道的采樣保持放大器同時(shí)處于保持狀態(tài)，從而使各個(gè)通道同時(shí)開(kāi)始轉(zhuǎn)換。 圖 5 AD 采樣控制模塊與分頻模塊的圖元文件連接圖 本設(shè)計(jì)以一通道的數(shù)據(jù)采樣為例，狀態(tài)機(jī)的狀態(tài)定為 22個(gè)（ 20個(gè) AD轉(zhuǎn)換狀態(tài)， 2個(gè)讀數(shù)據(jù)狀態(tài)），狀態(tài)機(jī)的輸出控制位為 16位。 AD芯片與其控制模塊使用相同的 5MHz時(shí)鐘信號(hào)。 基于 FPGA的卡爾曼濾波器各功能模塊設(shè)計(jì) 使用 DSP Builder設(shè)計(jì)數(shù)字信號(hào)處理系統(tǒng)的流程為 : (1)在 Matlab/Simulink中建立一個(gè) *.mdl模型文件 ,用圖形方式調(diào)用Altera DSP Builder和 Simulink其他庫(kù)中的圖形模塊 進(jìn)行數(shù)學(xué)模型設(shè)計(jì) 。vhd) ，以及用于控制綜合與編譯的 RTL腳本 。在本設(shè)計(jì)中，卡爾曼濾波算法的 5個(gè)方程可以分解成如下的形式。 注：圖中， sub1為來(lái)自 Simulink庫(kù)中的輸入信號(hào)模塊，信號(hào)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1