【正文】 ash閃速存儲器編程和程序校驗的控制信號。對端口寫 “ 1” ，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。在 FIash編程時， P0口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。掉電方式保存 RAM 中的內(nèi)容，但振蕩器停止工作直到下一個硬件復位。 這兩種特性在單片機中得到了充分的體現(xiàn)。 Vcc：電源電壓 對端口寫 “ 1” ，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。 Flash編程或校驗時， P2亦接收高位地址和其它控制信號 當振蕩器工作時， RST引腳出現(xiàn)兩個機器周期以上高電平將使單片機復位。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置 ALE無效。如 EA端為高電平（接 VCC端）， CPU則執(zhí)行內(nèi)部程序存儲器中的指令。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路參見圖 5。 圖 1 石英晶體時： C1， C2＝ 30pF177。如需同時進入兩種工作模式，即 PD和 IDL同時為 1，則先激活掉電模式。為了避免可能對端口產(chǎn)生意外寫入，激活空閑模式的那條指令后一條指令不應是一條對端口或外部存儲器的寫入指令。 編程單元的地址加在 P1口和 P2口的 － （ 11位地址范圍為 0000H－ 0FFFH），數(shù)據(jù)從 P0口輸入，引腳 、 、 6， PSEN為低電平， RST保持高電平， EA／ Vpp 引腳是編程電源的輸入端，按要求加上編程電壓， ALE／ PROG引腳輸入編程脈沖（負脈沖）。 校驗時， P0口須接上 10k左右的上拉電阻。 Ready／ Busy： 字節(jié)編程的進度可通過 RDY／ BSY輸出信號監(jiān)測，編程期間， ALE變?yōu)楦唠娖?“ H” 后 （ RDY／ BSY）端電平被拉低，表示正在編程狀態(tài)（忙狀態(tài)）。 4．在高電壓編程方式時，將 EA／ Vpp端加上 +12V編程電壓。AT89C51單片機中，有些屬于低電壓編程方式，而有些則是高電壓編程方式，用戶可從芯片上的型號和讀取芯片內(nèi)的名字節(jié)獲得該信息，見下表。 終止空閑工作模式的方法有兩種， 其一是任何一條被允許中斷的事件被激活， IDL（ ）被硬件清除，即刻終止空閑工作模式。 空閑節(jié)電模式： AT89C51 有兩種可用軟件編程的省電模式，它們是空閑模式和掉電工作模式。 10F。 要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE脈沖。作輸入端時，被外部拉低的 P3 口將用上拉電阻輸出電流（ IIL）。 P2口： P2是一個帶有內(nèi)部 上拉電阻的 8位雙向 I／ O口， P2的輸出緩沖級可 驅(qū)動（吸收或輸出電流） 4個 TTL邏輯門電路。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時 轉(zhuǎn)換地址（低 8位）和數(shù)據(jù)總線復用，在訪問期間激活內(nèi)部上拉電阻。空閑方式停止 CPU的工作，但允許 RAM，定時 /記數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。一些廠家用這兩種特性區(qū)分程序存儲器和數(shù)據(jù)存儲器在硬件中的特性，依據(jù)同樣的原理廣泛的適用于一般目的的電腦和微電腦，一些廠家在程序內(nèi)存和數(shù)據(jù)內(nèi)存之間不區(qū)分，像 普林斯頓 特性。 GND：地 作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。 P3口： P3口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I／ O 口。 Flash存儲器編程時，該引腳加上 +12V的編程允許電源 Vpp，當然這必須是該器件是使用 12V編程電壓 Vpp。外接石英晶體（或陶瓷諧振器）及電容 C C2接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。 10pF 陶瓷濾波器： C1， C2＝ 40pF177。在空閑工作模式狀態(tài)， CPU保持睡眠狀態(tài)而所有片內(nèi)的外設仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。 Flash閃速存儲器的編程： AT89C51 單片機內(nèi)部有 4k 字節(jié)的 Flash PEROM，這個 Flash 存儲陣列出廠時已處于擦除狀態(tài)（即所有存儲單元的內(nèi)容均為 FFH），用戶隨時可對其進行編程。編程時，可采用 4－ 20MHz的時鐘振蕩器， AT89C51編程方法如下： 1．在地址線上加 上要編程單元的地址信號。 數(shù)據(jù)查詢： AT89C51單片機用數(shù)據(jù)查詢方式來檢測一個寫周期是否結(jié)束，在一個寫周期中，如需讀取最后寫入的那個字節(jié)，則讀出的數(shù)據(jù)的最高位（ ）是原來寫入字節(jié)最高位的反碼。 Flash 存儲器編程真值表 注：片擦除操作時要求 PROG 脈沖寬度為 10ms 編程電路 校驗電路 3．激活相應的控制信號。低電壓編程模式適合于用戶在線編程系統(tǒng)，而高電壓編程模式可與通用 EPROM編程器兼容。退出掉電模式的唯一方法是硬件復位，復位后將重新定義全部特殊功能寄存器但不改變 RAM中的內(nèi)容，在 Vcc恢復到正常工作電平前，復位應無效，且必須保持一定時間以使振蕩器重啟動并穩(wěn)定工作?？臻e模式可由任何允許的中斷請求或硬件復位終止。 10pF，而如使用陶瓷諧振器建議選擇 40pF177。 XTAL1： 振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。在此期間，當訪問外部數(shù)據(jù)存儲器，這兩次有效的 PSEN信號出現(xiàn)。即使不訪問外部存儲器， ALE 仍以 時鐘振蕩頻率的 l／ 6 輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。對 P3 口寫入 “ 1” 時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。 作為輸出口用時，每位能吸收電流的方式驅(qū)動 8個 TTL邏輯門電路，對端口寫 “ 1” 可作為高阻抗輸入端用。同時， AT89C51 可降至 0HZ的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式。 關(guān)鍵字 ：單片機 只讀存貯器 隨機存取存儲器 編程方法 AT89C51 主要性能參數(shù)： 與 MCS51 產(chǎn)品指令系統(tǒng)完全兼容 4K 字節(jié)可重檫寫 Flash閃速存儲器 1000 次檫寫周期 全靜態(tài)操作： 0HZ24MHZ 三級加密程序存儲器 128*8 字節(jié)內(nèi)部 RAM 32 個可編程 I/O 口線 2 個 16 位定時 /記數(shù)器 6 個中斷源 可編程串行 UART 通道 低功耗空閑和掉電模式 功能特性概述： AT89C51 提供以下標準功能： 4K 字節(jié) Flash閃速存儲器， 128 字節(jié)內(nèi)部 RAM，32 個 I/O 口線，兩個 16 位定時 /記數(shù)器，一個 5 向量兩級 中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。 P0 口： P0 口是一組 8 位漏極開路型雙向 I／ O 口，也即地址／數(shù)據(jù)總線復用口。 FIash編程和程序校驗期間，P1接收低 8位地址。 P3 口輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL邏輯門電路。 ALE／ PROG： 當訪問外部程序存儲器或數(shù)據(jù)存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8位字節(jié)。 PSEN：程序儲存允許（ PSEN）輸出是外部程序存儲器的讀選通信號，當AT89C51 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次 PSEN有效，即輸出兩個脈沖。 對外接電容 C C2雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用 30pF177。 10pF 內(nèi)部振蕩電路 圖 2 外部時鐘驅(qū)動電路 由于外部時鐘信號是通過一個 2分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應符合產(chǎn)品技術(shù)條件的要求。此時，片內(nèi) RAM和所有特殊功能寄存器的內(nèi)容保持不變。 掉電模式： 在掉電模式下，振蕩器停止工作，進入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi) RAM 和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。編程接口可接收高電壓（ +12V）或低電壓（ Vcc）的允許編程信號。 2．在數(shù)據(jù)線上加上要寫入的數(shù)據(jù)字節(jié)。寫周期完成后，有效的數(shù)據(jù)就會出現(xiàn)在所有輸出端上，此時，可進入下一個字節(jié)的寫周期，寫周期開始后，可在任意時刻進行數(shù)據(jù)查詢。 AT89C51 的極限工作參數(shù) 指導教師評語： 指導教師簽字： 年 月 日