【正文】 計流程 14七、基于DSP BUILDER設計FIR數(shù)字濾波器 17（一）3階常系數(shù)FIR濾波器的設計 17（二）4階FIR濾波器節(jié)的設計 21（三）20階FIR濾波器模型設計 25八、基于MATLAB的濾波器設計工具 30（一）濾波器指標 30（二）打開MATLAB的FDATOOL 30（三）選擇DESIGN FILTER 31（四）濾波器分析 33（五）量化 36（六）導出濾波器系數(shù) 39（七）修改FIR濾波器模型添加參數(shù) 41（八）導出濾波器系數(shù)的另一種方法 41九、結束語 43一、前言（一）數(shù)字濾波器的概念以及分類所謂數(shù)字濾波器是指輸入輸出均為數(shù)字信號，通過一定的運算關系改變輸入信號中所含頻率成分的相對比例或者濾除某些頻率成分的器件。因此，指標的形式應為頻域中的幅度和相位響應。FIR濾波器設計任務是選擇有限長度的，使傳輸函數(shù)滿足技術要求。六、DSP Builder設計流程DSP Builder是一個系統(tǒng)級（或算法級）設計工具，它架構在多個軟件工具之上，并把系統(tǒng)級和RTL級兩個設計領域的設計工具連接起來，最大程度發(fā)揮了兩種工具的優(yōu)勢。在手動流程中，設計者可以靈活地指定綜合、適配條件。這里產(chǎn)生的網(wǎng)表文件稱為ATOM網(wǎng)表文件（如圖61所示），主要是EDIF一種參數(shù)可設置的，并含有具體器件系列硬件特征（如邏輯宏LCs、I/O單元、乘積項、嵌入式系統(tǒng)塊ESB等）的網(wǎng)表文件。七、利用DSP Builder設計FIR數(shù)字濾波器圖71中顯示了一個典型的直接I型4階FIR濾波器，其輸出序列滿足下列等式： （71）圖71 4階FIR濾波器結構在這個FIR濾波器中，總共存在3個延時節(jié)，4個乘法單元，一個4輸入的加法器。圖72 3階FIR濾波器圖中模塊的參數(shù)作如下設置：Xin模塊：（Altbus）庫：Altera DSP Builder中Bus Manipulation庫參數(shù)“Bus Type”設為“signed integer”參數(shù)“Node Type”設為“Input port”參數(shù)“number of bits”設為“8”Yout模塊：（Altbus）庫：Altera DSP Builder中Bus Manipulation庫參數(shù)“Bus Type”設為“signed integer”參數(shù)“Nope Type”設為“Output port”參數(shù)“number of bits”設為“8”Parallel Adder Subtractor模塊：（Parallel Adder Subtractor）庫：Altera DSP Builder中Arithmetic庫“Add（+）Sub（）”設為“++++”Delay1，Delay2，Delay3模塊：（Delay）庫： Altera DSP Builder中Storage庫參數(shù)“Depth”設為“1”參數(shù)“Clock Phase Selection”設為“1”h0模塊：（Gain）庫：Altera DSP Builder 中Arithemtic庫參數(shù)“Gain Value”設為“63”參數(shù)“Map Gain Value to Bus Type”設為“Signed Integer”參數(shù)“Gate Value number of bits”設為“8”參數(shù)“Number of Pipeline Levels”設為“0”h1模塊：（Gain）參數(shù)“Gain Value”設為“127”其余同h（0）模塊h2模塊：（Gain）參數(shù)“Gain Value”設為“127”其余同h（0）模塊h3模塊：（Gain）參數(shù)“Gain Value”設為“63”其余同h0模塊。由于通信應用中，F(xiàn)IR濾波器處理的往往是信號流，因而，增加一個延時單元不會影響FIR濾波器處理的結果，只是系統(tǒng)延時增加了一個時鐘周期。由FIR4tap模型建立子系統(tǒng)（SubSystem），并對端口信號進行修改，把子系統(tǒng)更名為fir4tap，如圖77所示。圖79 20階直接I型FIR濾波器模型20階直接I型FIR濾波器模型中，對新增加的模塊作如下設置：xin模塊：（Altbus）庫：Altera DSP Buider中Bus Manipulation庫參數(shù)“Bus Type”設為“signed Integer”參數(shù)“Node Type” 設為“Input port”參數(shù)“number of bits”設為“9”yout模塊：（Altbus）庫：Altera DSP Buider中Bus Manipulation庫參數(shù)“Bus Type”設為“signed Integer”參數(shù)“Node Type” 設為“Output port”參數(shù)“number of bits”設為“20”X24模塊：（Altbus）庫：Altera DSP Buider中Bus Manipulation庫參數(shù)“Bus Type”設為“signed Integer”參數(shù)“Node Type” 設為“Output port”參數(shù)“number of bits”設為“9”Parallel Adder Subtractor模塊：(Parallel Adder Subtractor)庫：Altera DSP Buider中Arithmetic庫參數(shù)“Add(+)Sub()”設為“++++++”使用“Pipeline”參數(shù)“Clock Phaese Selectioon”設為“1”h0、hhhhhhhhhh1h1h1h1h1h1h1h1h1hh2h2h23模塊：（Delay）庫：Altera DSP Buider中Bus Manipulation庫參數(shù)“Bus Type”設為“signed Integer”參數(shù)“number of bits”設為“9”不過，在圖79中，對h1~h24統(tǒng)一設置了一個值：512，而實際上濾波器的系數(shù)要根據(jù)具體要求進行計算。圖81 打開的FDATool圖82 FDATool界面（三）選擇DESIGN FILTERFDATool 界面左下側(cè)排列了一組工具按鈕，其功能分別如下所述： 濾波器轉(zhuǎn)換（TransForm Filer） 設置量化參數(shù)（Set Quantization Parameters） 實現(xiàn)模型（Realize Model） 導入濾波器（Import Filter） 設計濾波器（Design Filter）選擇其中的按鈕，進入設計濾波器界面，進行下列選擇：1. 濾波器類型（Filter Type）為低通（Lo