【正文】 L 、 L 構(gòu)成諧振回路，等效電路如圖 23所示。 圖 24 t2～ t3時刻等效電路圖 43~tt 時段： 3t 時刻開關(guān) 4S 關(guān)斷后，變壓器二次側(cè) 41 ~DD 同時導(dǎo)通，變壓器一次側(cè)和二次側(cè)電壓均為零，相當(dāng)于短路。在此時間段內(nèi)，盡管變壓器原邊有電壓波形，但沒有提供負(fù)載電流，即成為占空比丟失狀態(tài)。諧振時，參與諧振的 電感釋放儲能，使諧振電容電壓下降到零，從而實現(xiàn) ZVS。因此滯后橋臂不易滿足 ZVS 條件。 TMS320 系列 DSP 概況 TI 公司 TMS320 系列 DSP 的體系結(jié)構(gòu)專為實時信號處理而設(shè)計，該系列 DSP 控制器則將實時處理能力和控制器外設(shè)功能集于一身，為系統(tǒng)實現(xiàn)數(shù)字控制應(yīng)用提供了一個理想的解決方案。 河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） 11 圖 31 2802x 48 引腳 PT LQFP（頂視圖） 圖 32 2802x 38 引腳 DA TSSOP（頂視圖） CCSv5平臺 CCSv5 是 建立在 Eclipse 基礎(chǔ)上的一個集成開發(fā)環(huán)境（ IDE），融合 TI 設(shè)備的支持與功能； Eclipse 是一個開源框架平臺，目前由 IBM 牽頭有 150 多家軟件公司參與到 Eclipse河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） 12 項目中，成為了一個龐大的 Eclipse 聯(lián)盟， TI將直接向開源社區(qū)提交改進(jìn)；眾多插件的支持使得 Eclipse擁有其他功能相對固定的 IDE軟件很難具有的優(yōu)勢，用戶可隨意將 Eclipse插件或 TI 工具拖入現(xiàn)有 CCSv5 環(huán)境；用戶可以享受到 Eclipse 中所有最新的改進(jìn)所帶來的便利 。 2）單擊按鈕 進(jìn)行下載調(diào)試。 河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） 15 輸出非對稱 PWM 波形， TB 設(shè)置為增減計數(shù)模式，在 TBPRD = CA 的時候 EPWMXA 輸出高電平，在 TBPRD=CB 的時候輸出低電平， 如圖 42所示。 GPIO_setMode(myGpio, GPIO_Number_2, GPIO_2_Mode_EPWM2A)。 CLK_enableAdcClock(myClk)。 CPU_clearIntFlags(myCpu)。 void InitEPwm1Example() { CLK_enablePwmClock(myClk, PWM_Number_1)。 河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） 19 PWM_setHighSpeedClkDiv(myPwm1, PWM_HspClkDiv_by_1)。 PWM_setActionQual_CntUp_CmpA_PwmA(myPwm1, PWM_ActionQual_Set)。 定時計數(shù)器 TBCTR 和 CMPA 或者 CMPB 比較后產(chǎn)生的信號送給 AQ模塊 ,由 AQ模塊確定產(chǎn)生什么變化，以改變 PWM 電平的變化。 } else { epwm_infoEPwm_CMPA_Direction = EPWM_CMP_DOWN。如果 沒有達(dá)到那么 減少CMPA 的值 ， 否則 改變方向，增加 CMPA 的值。本文給出了產(chǎn)生 PWM 的配置方法和軟件的設(shè)計流程以及相關(guān)的程序代碼，實驗 表明設(shè)計方法可行。首先要感謝我的畢業(yè)設(shè)計指導(dǎo)老師郭磊老師，郭老師傾注了大量的心血，從選題到開題報告，從寫作提綱，到一遍又一遍地指出每稿中的具體問題，嚴(yán)格把關(guān)，循循善誘，對我進(jìn)行了耐心的指導(dǎo)和幫助，提出嚴(yán)格的要求，引導(dǎo)我不斷開闊思路，為我答疑解惑，使我在這一段寶貴的時 光中，既增 長了知識、開闊了視野、鍛煉了心態(tài)，又培養(yǎng)了良好的實驗習(xí)慣和科研精 神 在此謹(jǐn)向郭老師致以誠摯的謝意和崇高的敬意。 河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） 21 最終實現(xiàn)的波形圖 圖 45 左 右橋臂對應(yīng)開關(guān)管 S1， S3 的驅(qū)動信號圖 圖 45 是左右橋臂對應(yīng)開關(guān)管的驅(qū)動信號圖，可以看出兩者的相差延遲時間為 2us，并且驅(qū)動電壓波形是一個正負(fù)半周對稱的交流信號，負(fù) 電壓驅(qū)動波形可以加 快 MOSFET 的關(guān)斷速度。 } } 每 個 10 次的中斷改變一下 CMPA 和 CMPB 的值， 如果我們增加 CMPA 的值 ，檢查，看看我們是否達(dá)到了最大值。 PWM_enableInt(myPwm1)。 PWM_setActionQual_CntUp_CmpB_PwmB(myPwm1, PWM_ActionQual_Set)。 設(shè)置定時時鐘，設(shè)定定時器的周期，相位為 0，清除計數(shù)器，設(shè)置 A的比較值，設(shè)置 B的比較值， 設(shè)置計數(shù)模塊，禁用相位負(fù)，開始計數(shù)， 時鐘比 為 1。 PWM_setPhase(myPwm1, 0x0000)。 interrupt void epwm1_isr(void) { update_pare(amp。 CLK_disableAdcClock(myClk)。 GPIO_setPullUp(myGpio, GPIO_Number_4, GPIO_PullUp_Disable)。 GPIO_setPullUp(myGpio, GPIO_Number_0, GPIO_PullUp_Disable)。 河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） 14 4 系統(tǒng)程序設(shè)計實現(xiàn) PWM 的產(chǎn)生原理 [8] 1）模塊設(shè)置 初始化相關(guān) 寄存器 的 值后，使能定時器，計數(shù)器通過一定計數(shù)方式開始計數(shù)，它的值不斷與相關(guān)的比較寄存器的值進(jìn)行比較，當(dāng)定時器計數(shù)值與比較寄存器值相匹配時，相關(guān)的 PWM 輸出將發(fā)生跳變。首先打開 確定工作區(qū)間 C:\Users\Administrator，選擇 FileImport彈出圖 33對話框，在 Code Composer Studio下選擇 Existing CCS/CCE Eclipse Projects。 TMS320F2802x 芯片特點 [7] 由于本課題應(yīng)用 DSP 實現(xiàn)對開關(guān)電源的控制，需要能夠產(chǎn)生 PWM 波形的 DSP，另外開關(guān)電源開關(guān)頻率較高，要求 DSP 處理速度要較快。 DSP 適合與數(shù)字信號處理的特點 [6] 1)改進(jìn)的哈佛結(jié)構(gòu) 計算機(jī)總線結(jié)構(gòu)分兩種。 1）超前臂 ZVS 條件分析 1S 、 2S 相互轉(zhuǎn)換時，變壓器處于能量傳送階段。 河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） 7 圖 29 t5～ t6時刻等效電路圖 到此時段為止，電路完成了半個工作周期的工作過程。 河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） 5 圖 25 t3～ t4時刻等效電路圖 此時 3C 、 4C 與 rL 構(gòu)成諧振回路。1C 上電壓線性增加， 3C 上電壓線性下降，即 AV 不斷下降，直到 0?AV ， 2S 的體二極管導(dǎo)通，電流 LrI 通過 2S 的體二極管續(xù)流 。 工作過程分析 10~tt 時段： 1S 與 4S 導(dǎo)通，電容 iC (i =2,3)被輸入電源充電。為了防止直通，同一個橋臂的兩個開關(guān)管互補(bǔ)導(dǎo)通。 iV 為輸入直流電壓。 移相全橋軟開關(guān)變換電路是 通過控制兩橋臂對角開關(guān)管驅(qū)動脈沖的移相角度，來調(diào)節(jié)輸出電壓的大小。 關(guān)鍵詞 ：移相全橋；零電壓； DSP 河北大學(xué)工商學(xué)院 20xx 屆本科畢業(yè)生論文（設(shè)計） Phaseshifted Fullbridge Zerovoltage Switching PWM Design and Implementation ABSTRACT Phaseshifted fullbridge circuit has the advantages of simple structure, easy to constant frequency control and highfrequency resonant circuit constituted by the leakage inductance of the transformer and the parasitic capacitance of the power switching devices