【正文】 t boards (PCB). 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） III This design of the two kinds of waveform generator has good precision, low power consumption, high data transmission speed, great reliability, and good economy value. To a certain extent, it is worthy of being further developed. KEY WORDS： waveform generators, MCU, DAC0832, programmable WG design, hardware WG design 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） IV 目 錄 前 言 ................................................................................................... 1 第 1 章 緒論 ......................................................................................... 2 167。 控制器的選擇 .................................................................. 7 167。 程控波形發(fā)生器系統(tǒng)框圖 .............................................13 167。 計(jì)數(shù)器 74161 .................................................................. 26 167。 LED 顯示模塊 ................................................................. 31 167。 串行通信和供電模塊 ..................................................... 38 第 5 章 系統(tǒng)軟件設(shè)計(jì) ....................................................................... 39 167。 硬件波形發(fā)生器軟件設(shè)計(jì) .................................................... 45 167。 系統(tǒng)誤差測(cè)試及分析 .............................................................58 167。 本文介紹了兩種基于 89C51 單片機(jī)和數(shù)模轉(zhuǎn)換器 DAC0832 產(chǎn)生所需波形的波形發(fā)生器設(shè)計(jì)方案，兩種方案各有千秋，可以滿足不同領(lǐng)域?qū)Σㄐ伟l(fā)生器的需求。 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 2 第 1章 緒論 167。早期的波形發(fā)生器的機(jī)構(gòu)復(fù)雜，功率較大，因此發(fā)展緩慢。當(dāng)時(shí)專用于 信號(hào)處理的微處理器時(shí)鐘頻率只有 12MHz， A/D 和D/A 一般為 8 位，且內(nèi)部存儲(chǔ)容量也很小。任意波形發(fā)生器的典型代表為 Lecroy 公司生產(chǎn)的的 9100 任意波形發(fā)生器 [2]。目前國(guó)內(nèi)成熟的產(chǎn)品多位一些 PC 儀器插卡，獨(dú)立儀器少之又少。 本篇論文主要討論的是波形發(fā)生器設(shè)計(jì)的方案選擇，系統(tǒng)硬件電路設(shè)計(jì)問題，單片機(jī)軟件和生成常用波形軟件編寫問題，以及對(duì)本次設(shè)計(jì)中的主要芯片的介紹。 第五章對(duì)兩種設(shè)計(jì)方案的各程序 模塊的設(shè)計(jì)及流程圖分別予以詳細(xì)的說明。 8038 可以同時(shí)產(chǎn)生方波、三角波和正弦波專用集成電路 [4]。 方案二簡(jiǎn)單易行，但是 8038 產(chǎn)生的波形容易寄生高次諧波分量，且頻率的穩(wěn)定性差。這種方案生在單片機(jī)寫入波形數(shù)據(jù)到 SRAM 后就解放了工作任務(wù)，剩下的波形輸出任務(wù)完全由 外部時(shí)鐘源控制，所以輸出波的頻率由外部時(shí)鐘決定。兩種設(shè)計(jì) 方案 的具體實(shí)施在下文中將會(huì)分別予以介紹。 對(duì)以上方案綜合比對(duì)，可以得出如下結(jié)論： 方案二中的 FPGA 可以實(shí)現(xiàn)各種復(fù)雜的邏輯功能，且具有密度高、速度快、穩(wěn)定性好等優(yōu)點(diǎn)。 調(diào)頻方案設(shè)計(jì) 本次設(shè)計(jì)提供了兩種調(diào)頻方案的構(gòu)思，具體闡述如下： 方案一：通過硬件電路控制離散波形數(shù)據(jù)的輸出速度從而實(shí)現(xiàn)頻率的改變。例如，單片機(jī)的晶振頻率fOSC=12MHz，定時(shí)器采用方式 1，若產(chǎn)生周期為 T 的波形，定時(shí)器初值的計(jì)算方法如下： 單片機(jī)機(jī)械周期 Tmec 為： 61 2 1 2 1012O S CT m e c sf M H z ?? ? ? (21) 定時(shí)器初值 TC 為： / 25 62 L TTC Tmec?? (22) 定時(shí)器初值高位 TCH 為： / 256TCH TC? (23) 定時(shí)器初值低位 TCL 為： 256T C L T C T C H? ? ? (24) 當(dāng)要獲得 1Hz 的波形時(shí)，按照上述方法可以算出： TC=61630, TCH=240, TCL=190 但是此種方案最大計(jì)數(shù)值為 65536，最小計(jì)數(shù)值為 1，所以決定了此種方法所能得到的波形的上限頻率 fMAX 為： 1 3906256M A Xf H zTm e c??? (25) 下限頻率 fMIN 為： 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 9 1 0 . 0 66 5 5 3 6 2 5 6M I Nf H zTm e c???? (26) 需要說明的是以上上限下限頻率是對(duì)于將一周期波形離散成 256 個(gè)數(shù)據(jù)點(diǎn)的正弦波和鋸齒波而言的。 方案一：將 DAC0832 的 RFB 引腳接一個(gè)滑動(dòng)變阻器來改變 DAC0832的基準(zhǔn)電壓 Vref，從而通過改變基準(zhǔn)電壓 Vref 來改變 DAC0832 的輸出電壓Vo，即實(shí)現(xiàn)波形幅度的改變。 167。 方案二：采用 LCD1602 液晶顯示相關(guān)信息。 D/A 轉(zhuǎn)換器的選擇 D/A 轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間是指模數(shù)轉(zhuǎn)換器完成一個(gè)轉(zhuǎn)換所需的時(shí)間，是D/A 轉(zhuǎn)換器的一個(gè)重要參數(shù)。 靜態(tài) RAM 的選擇 根據(jù)前文的介紹可知在 硬件波形發(fā)生器設(shè)計(jì) 中需要用到 SRAM 去存儲(chǔ)離散的波形數(shù)據(jù)。 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 13 167。 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 14 電 源 供 電 模 塊晶 振 電 路復(fù) 位 電 路鍵 盤 電 路89C51單片機(jī)8255A串 行 通信 模 塊SRAM地 址 譯碼 電 路分 頻電 路外 部時(shí) 鐘數(shù) 模 轉(zhuǎn)換 模 塊D BA BD BA B 圖 22 硬件波形發(fā)生器系統(tǒng)框圖 在使用過程中，用戶先通過鍵盤設(shè)定 要輸出波形的類型和分頻選擇。 167。 XTAL1： 輸入到振蕩器的反向放大器。 P1 口 ： 8 位準(zhǔn)雙向 I/O 口，具有內(nèi)部上拉電阻。 P3 口可以驅(qū)動(dòng) 4 個(gè) LSTTL 負(fù)載。 T1，定時(shí) /計(jì)數(shù)器 1 的外部輸入端，輸入。用作片外存儲(chǔ)器訪問時(shí)，低字地址鎖存。 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 18 由于在此次設(shè) 計(jì)中運(yùn)用了單片機(jī)的定時(shí)中斷功能，所以現(xiàn)在對(duì)單片機(jī)的定時(shí)器 /計(jì)數(shù)器系統(tǒng)和中斷系統(tǒng)進(jìn)行簡(jiǎn)要說明 [15]。 表 33 定時(shí)器 /計(jì)數(shù)器 T0、 T1 的數(shù)據(jù)寄存器的字節(jié)地址 寄存器 名稱 字節(jié)地址 TH1 T1 的高 8 位數(shù)據(jù)寄存器 8DH TL1 T1 的低 8 位數(shù)據(jù)寄存器 8BH TH0 T0 的高 8 位數(shù)據(jù)寄存器 8CH TL0 T0 的低 8 位數(shù)據(jù)寄存器 8AH （ 4） 工作方式 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 20 根據(jù)對(duì) TMOD 的 M1 和 M0 的設(shè)定， T0、 T1 可選擇 4 種不同的工作方式。如果中斷允許， CPU 響應(yīng)中斷并轉(zhuǎn)入中斷服務(wù)子程序，由內(nèi)部硬件清 TFx。與微處理器完全兼容。 （ 3） 滿足 TTL 電平規(guī)范的邏輯輸入。 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 23 XFER ：數(shù)據(jù)傳送控制信號(hào)輸入線，低電平有效。 DGND： 數(shù)字地 ， 兩種地線在基準(zhǔn)電源處共地比較好 。 8255A 的各引腳及其功能介紹如下： D0~D7：數(shù)據(jù)輸入線，用于和單片機(jī)交換數(shù)據(jù)。 GND：接地。 定時(shí)器 555 555 定時(shí)器 是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模 集成器件。 CTRL：控制芯片的閾值電壓。它也常作為定時(shí)器廣泛應(yīng)用于儀器儀表、家用電器、電子測(cè)量及自動(dòng)控制等方面。 A0A1：內(nèi)部寄存器選擇引腳，區(qū)別內(nèi)部 4 個(gè)寄存器的地址，見表 37。 PB0~PB7： B 口數(shù)據(jù)線。 至于本次設(shè)計(jì)所使用的 DAC908 芯片，其有效管腳定義、功能以及工作原理與 DAC0832 類似，只是其作為高速轉(zhuǎn)換器轉(zhuǎn)換時(shí)間比 DAC0832 要低，在這里不再對(duì) DAC908 進(jìn)行介紹。 Iout1： 電流輸出線。1LSB，建立時(shí)間為 1 s? ，功耗 20mW。 D/A 轉(zhuǎn) 換器 由 8 位輸入鎖存器、 8 位 DAC 寄存器、8 位 D/A 轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。 4. 中斷系統(tǒng) 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 21 89C51 單片機(jī)有 5 個(gè)中斷源，見 表 35 所示。 表 34 定時(shí)器 /計(jì)數(shù)器 T0、 T1 的工作方式 M1 M0 工作方式 計(jì)數(shù)器配置 0 0 方式 0 13 為計(jì)數(shù)器 0 1 方式 1 16 位計(jì)數(shù)器 1 0 方式 2 自動(dòng)再裝入的 8 位計(jì)數(shù)器 1 1 方式 3 T0 分為兩個(gè) 8 位計(jì)數(shù)器，T1 作為波特率發(fā)生器 本次設(shè)計(jì)中只用到了定時(shí)器的方式 1，在此只對(duì)方式 1 進(jìn)行介紹，其他幾種工作方式的具體介紹請(qǐng)參見 [15]相應(yīng)章節(jié) 。定時(shí)器 /計(jì)數(shù)器的核心是一個(gè)加 1 計(jì)數(shù)器。在編程期間，作輸入。 RD ，低電平有效，輸出，片外數(shù)據(jù)存儲(chǔ)器讀選通。在提供這些替代功能時(shí)，其輸出鎖存器應(yīng)由程序置 1。 P1 口能驅(qū)動(dòng) 4 個(gè) LSTTL 負(fù)載。 （ 2） I/O 口 89C51 單片機(jī)有 4 組 8 位的 I/O 口，共 32 根口線。單片機(jī)的可擦除只讀存儲(chǔ)器可以反復(fù)擦除 100 次。同時(shí)系統(tǒng)中擴(kuò)展了 RS232 串行 通信 模塊用于與上位機(jī) 通信 ，可以從上位機(jī)獲取波形數(shù)據(jù)。以下分別對(duì)這兩種設(shè)計(jì)的系統(tǒng)框圖予以介紹。 方案二：采用雙端口 RAM（如 IDT7132 芯片）。按轉(zhuǎn)換速度去劃分現(xiàn)有的 DAC 可以分為低速（建立時(shí)間大于 100 s? ）、中速（建立時(shí)間 1~100 s? ）、高速（建立時(shí)間 s? ~50ns）和超高速（建立時(shí)間小于 50ns）四種。 方案一占用較多的 I/O 口資源，需要添加額外的 I/O 擴(kuò)展電路和譯碼電路，但是此方案硬件價(jià)格低廉，編程起點(diǎn)低。 方案二：采用矩陣鍵盤。在運(yùn)放的電壓輸出端加滑動(dòng)變阻器可以實(shí)現(xiàn)輸出波形幅值的調(diào)節(jié)。 對(duì)以上方案綜合比對(duì)，可以得出如下結(jié)論： 方案一主要是靠硬件實(shí)現(xiàn)調(diào)頻，無上限頻率和下限頻率的限制，且頻率的誤差度可以忽略不計(jì)，但是頻率的選擇只可是外部時(shí)鐘源的整倍數(shù)分頻（如2 分頻、 4 分頻等），不可實(shí)現(xiàn)頻率的連續(xù)可調(diào)。河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 8 通過外部 時(shí)鐘分頻器的設(shè)置來選擇波形的頻率檔位。并且 FPGA 具有數(shù)字邏輯器件所共有的問題 ——競(jìng)爭(zhēng)和冒險(xiǎn)，所以設(shè)計(jì)時(shí)必須考慮抗干擾性。 子系統(tǒng)模塊方案選擇 本節(jié)對(duì) 本次設(shè)計(jì)中起主要作用的控制器、調(diào)頻模塊、調(diào)幅模塊、按鍵模塊、顯示模塊、 D/A 轉(zhuǎn)換器和 SRAM 的設(shè)計(jì)方案和選型方法進(jìn)行了具體的闡述。但是這也就帶來了一個(gè)問題：如果要求對(duì)波的頻率進(jìn)行調(diào)節(jié)就需要更換外部時(shí)鐘源。方案四和方案五基于 51單片機(jī)設(shè)計(jì)軟硬件結(jié)合，硬件成本低，軟件起點(diǎn)低，優(yōu)化型相對(duì)比較好，設(shè)計(jì)時(shí)間短，成本低，可靠性高，且滿足設(shè)計(jì)要求。例如 專門用于波形發(fā)生器 的集成微處理器 8XC196MC/MD單片機(jī)可以直接產(chǎn)生高頻率的各種常用信號(hào)波形 [5 ]。在文章的最后還附錄了軟件程序、硬件電路圖和 PCB圖。 167。 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 4 167。該公司生產(chǎn)的 8648D 射頻信號(hào)發(fā)生器大量應(yīng)用于超高頻的工業(yè)設(shè)計(jì)領(lǐng)域，頻率寬度范圍高達(dá) 9KHz4GHz[3]。 80年代后期才真正克服軟件的問題出現(xiàn)了幾種高性能的函數(shù)發(fā)生器。 自 60 年代以來波形發(fā)生器有了迅速的發(fā)展，這個(gè)時(shí) 期的波形發(fā)生器運(yùn)用模擬電子技術(shù)，由分立元件和模擬集成電路構(gòu)成。雷達(dá)、通信、宇航、遙控遙測(cè)技術(shù)和電子系統(tǒng)等領(lǐng)域都隨處可見波形發(fā)生器的應(yīng)用。本方案擴(kuò)展有 LED 顯示模塊和鍵