【正文】 器、串行口、中斷系統(tǒng)以及特殊功能寄存器 SFR(SpecialFunCtionRegister)。該模塊的功能是實(shí)現(xiàn)數(shù)據(jù)的算術(shù)運(yùn)算、邏輯運(yùn)算、位變量處理和數(shù)據(jù)傳送等操作。其中進(jìn)位標(biāo)志位 Cy()、輔助進(jìn)位標(biāo)志位AC()和 OV()在執(zhí)行算術(shù)和邏輯指令時(shí)，可以由硬件或者軟件(Cy 可以有軟件置位或清零 )改變，因此運(yùn)算器應(yīng)該有上述三位狀態(tài)改變的輸出信息。 MCS51系列單片機(jī)的指令周期一般只有 l2 個機(jī)器周期，只有乘、除兩條指令占 4 個機(jī)器周期，當(dāng)用 12MHz 晶體作主頻率時(shí)，執(zhí)行一條指令的時(shí)間，也就是一個指令 周期為 l181。所以在此僅簡要介紹 一 下 MCS51 系列單片機(jī)的時(shí)序。作為用戶的數(shù)據(jù)存儲器，它能滿足大多數(shù)控制型應(yīng)用場合的需要，用作處理問題的數(shù)據(jù)緩沖器。 SFR存在于單片機(jī)中，實(shí)質(zhì)上 一些具有特殊功能的 RAM 單元，其地址范圍為 80HFFH。 MCS51給用戶提供了最多可以尋址 64K 字節(jié)的外部擴(kuò)充 RAM 能力。 (3)位地址空間有兩個區(qū)域，即片內(nèi) RAM 中的 20H2 陽的 128 位，以及基于 FPGA 的 MCS51 單片機(jī)的定時(shí)模塊設(shè)計(jì) 15 SFR中的位地址 (有些位沒有意義 )。另 個特殊功能寄存器 TCON(定時(shí)器 /計(jì)數(shù)器控制寄存器 )用于 T0 和 T1 的啟動和停止計(jì)數(shù)，同事還包含了 T0 和 T1 的狀態(tài)。如果按功能可以講這些指令分為五類 :數(shù)據(jù)傳送類 (29 條 )、算術(shù)操作類 (24條 )、邏輯操作類 (24 條 )、控制轉(zhuǎn)移類 (17 條 )以及位變量操作類 (17 條 )。當(dāng)輸入信號產(chǎn)生由 1 到 0 的負(fù)跳變時(shí)，計(jì)數(shù)寄存器（ TH0， TL0 或 TH1， TH1）的值增 1。圖中的輸入除時(shí)鐘 CLK、復(fù)位 RESET，外部中斷 0 INT_0 和外部中斷1 INT_1 直接來自芯片的外部輸入之外，其余的輸入信號全部來自控制器。 else if clk’event and clk=。 p_sample_t0:process(clk,reset) begin if reset=’1’then s_t0ff1=’0’。 end process p_sample_to。 TF1 時(shí)定時(shí)器的溢出標(biāo)志。 end if。 基于 FPGA 的 MCS51 單片機(jī)的定時(shí)模塊設(shè)計(jì) 22 else s_countl0=s_countl0+conv_unsigned(1,1)。 else if s_tmr_ctro_en=’1’then if s_c_t0=’0’then if s_count_enable=’1’then if s_count0=conv_unsigned(65311,16)then s_counth0=conv_unsigned(0,8)。 end if。 TH1 的內(nèi)容可以靠軟件置頂，重新裝載后其內(nèi)容不變。至于 8 位定時(shí)器的設(shè)計(jì)，可以參考模式 2 中的設(shè)計(jì)方法，需要 注意的是它是借用的定時(shí)器 /計(jì)數(shù)器 1 的控制位和溢出標(biāo)志位。給 TH0，TH1 裝載的初值均為 FFH，也就是說 13 位寄存器的初值是 第二個有效的計(jì)數(shù)脈沖來到之時(shí)，溢出標(biāo)志位將會置位。這個設(shè)計(jì)是我在綜合了所學(xué)知識的理論的基礎(chǔ)上與同學(xué)合作完成的，與他人的合作，也是共同提高。 TL0 8 位 振蕩器 12 分頻 TF1 TL0 8 位 基于 FPGA 的 MCS51 單片機(jī)的定時(shí)模塊設(shè)計(jì) 25 這一變化。 TL0 8 位 TL0 8 位 基于 FPGA 的 MCS51 單片機(jī)的定時(shí)模塊設(shè)計(jì) 24 fosc 控制（高電平有效） T0() GATE /INT0() TR0 (a) fosc 控制（高電平有效） TR1 (b) 圖 45 T0 工作方式 3 結(jié) 對于定時(shí)器 /計(jì)數(shù)器，設(shè)置為模式 3 將使它保持原有的計(jì)數(shù)值，其作用如同使TR1=0。至于自動重新裝載計(jì)數(shù)值，只要在 8 位計(jì)數(shù)器的值為 255 時(shí)，其下一個計(jì)數(shù)值不為 0 而是將 TH 中的值裝入即可實(shí)現(xiàn)。 end if 。 end if。 end if 。 這一段用于寫定時(shí)器，計(jì)數(shù)器 0 的低 8 位計(jì)數(shù)寄存器 TL0 If wt_i=”00”and wt_en i=’1’then S_countl0=unsigned(reload_i)。當(dāng)計(jì)數(shù)值由全 1 再增 1 變?yōu)槿?0 時(shí)，時(shí) TF1 置 1，請求中斷，若 TR1=1 和 ATE=1，則是否計(jì)數(shù)取決于 INT 1 引腳的信號，當(dāng) INT1 引腳由 0 變 1 時(shí)，開 始計(jì)數(shù)，當(dāng) INT1 由 1 變 0 時(shí)，停止計(jì)數(shù)。在振蕩器 12 分頻 TL0 TH0 低 5 位 高 8 位 TF0 ≥ 1 amp。 else if clk’event and clk=。 else s_pre_count=s_pre_ount=conv_unsigned(1,1)。所有的輸出信號全部送往控制器，用于及時(shí)更新特殊功能寄存器的內(nèi)容。如果在第一個周期中采得的值為 1，在下一個周期采得的值為 0，則在緊跟著的再下一個周期的 S3P1期間，計(jì)數(shù)值就增 1。所謂的尋址方式就是尋找確定參與操作的數(shù)的真正地址。 MCS51 系列單片機(jī)內(nèi)部有 個功能很強(qiáng)的全雙工的串行口，該串行口有四種工作方式，波特率可以由軟件設(shè)置，由片內(nèi)的定時(shí)器 /計(jì)數(shù)器產(chǎn)生。 (4)片外數(shù)據(jù)存儲器中，數(shù)據(jù)區(qū)與用戶外部擴(kuò)展的 I/O 口統(tǒng)一編址。使用各類存儲器，要注意以下幾點(diǎn) : (1)地址的重疊性。寄存器符號前帶“ *”為可進(jìn)行位尋址的 SFR?？梢酝ㄟ^指令改變 PSW 中的 RS1， RS0 這兩位來切換寄存器區(qū)，這種功能給用戶程序保護(hù)寄存器內(nèi)容提供了極大的方便。一個微機(jī)系統(tǒng)之所以能夠按照 定的次序進(jìn)行工作，主要在于內(nèi)部存在著程序，程序?qū)嶋H上是由用戶程序形成的一串二進(jìn)制碼，該二進(jìn)制碼存放在程序存儲器之中， 8031 無內(nèi)部 ROM，所以只能外擴(kuò)EPROM 來存放程序 MCS51最多可以外擴(kuò) 64K字節(jié)程序存儲器， 64K程序存儲器有 5 個單元具有特殊的用途。s 以及 4181。它只是根據(jù)所接收的指令，將來自累加器、程序或者數(shù)據(jù)存儲器 的數(shù)據(jù)進(jìn)行相應(yīng)的算術(shù)或者邏輯運(yùn)算，然后將運(yùn)算結(jié)果以及程序狀態(tài)字寄存器 PSW 的相關(guān)位以結(jié)果的形式輸出。 ALU 還具有一般微機(jī)的 ALU 所不具備的功能，即位處理操作，它可以對位 (bit)變量進(jìn)行處理，如置位、清零、測試轉(zhuǎn)移以及邏輯“與”、“或”、“非”等操作。自頂向下 (TOPDown)的設(shè)計(jì)方法正是 EDA 技術(shù)相對于基于 FPGA 的 MCS51 單片機(jī)的定時(shí)模塊設(shè)計(jì) 12 傳統(tǒng)電子設(shè)計(jì)方式的優(yōu)勢所在，也只有在 EDA 技術(shù)得到快速發(fā)展的今天才成為可能。改進(jìn)了軟件的 LogicLock 模塊設(shè)計(jì)功能，增添 了FastFit 編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。 Quartus II 設(shè)計(jì)軟件改進(jìn)了性能、提升了功能性、解決 了潛在的設(shè)計(jì)延遲等，在工業(yè)領(lǐng)域率先提供FPGA 與 maskprogrammed devices 開發(fā)的統(tǒng) 工作流程。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。 為 了 克 服 以 上 不 足 ， 1985 年 美 國 國 防 部 正 式 推 出 了VHDL( Language) 語言，1987 年 IEEE 采納 VHDL 為硬件描述語言標(biāo)準(zhǔn) ()。其優(yōu)點(diǎn)是集成度、工作頻率和可靠性都很高，適用于電磁輻射千擾較強(qiáng)的惡劣環(huán)境。目前，EDA技術(shù)的發(fā)展使得設(shè)計(jì)師有可能實(shí)現(xiàn)真正的自頂向下的設(shè)計(jì)。 (9)高速性能好。 相比之下， EDA 技術(shù)有很大不同 : (l)采用硬件描述語言 (HDL)作為設(shè)計(jì)輸入。 基于 FPGA 的 MCS51 單片機(jī)的定時(shí)模塊設(shè)計(jì) 5 圖 2－ 1 EDA 設(shè)計(jì)流程圖 行為級描述 行為級優(yōu)化與 RTL 級描述的轉(zhuǎn)化 選定工藝庫，確定約束條件，完成邏輯綜合與邏輯優(yōu)化 門級仿真 測試生成 參數(shù)提取 后仿真 制版、流片 布局布線 (Pamp。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如 CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng) 的設(shè)計(jì)帶來了極大的靈活性。目前 FPGA/CPLD 可供選擇范圍很大，可根據(jù)不同的應(yīng)用選用不同容量的芯片，利用它們可實(shí)現(xiàn)幾乎任何形式的數(shù)字電路或數(shù)字系統(tǒng)的設(shè)計(jì)。 FPGA/CPLD 產(chǎn)品越來越多地采用了先進(jìn)的在系統(tǒng)配置編程方式 。單片機(jī)直接面對硬件，大多數(shù)都使用匯編語言不同廠家生產(chǎn)的單片機(jī)其匯編語言也不同，并且，單片機(jī)編程還與硬件的連接方式有關(guān)，而 FPGA/CPLD 可使用標(biāo)準(zhǔn)硬件描述語言 VHDL(Very high Speed integrated Circuit Hardware Deseription Language)對所有型號的FPGA/CPLD 編程。單片機(jī)已對人類社會產(chǎn)生了巨大的影響，尤其是美國 Intel 公司生產(chǎn)的 MCS51單片機(jī)，由于其具有集成度高、處理功能強(qiáng)、可靠性高、系統(tǒng)機(jī)構(gòu)簡單、價(jià)格低廉等優(yōu)點(diǎn)，客觀的發(fā)展表明， MCS51 可能最終形成事實(shí)上的 MCU芯片 單片機(jī)面臨的問題 （ 1）低速 由于單片機(jī)的工作方式是通過內(nèi)部的 CPU 逐條執(zhí)行的軟件指令來完成各種運(yùn)算和邏輯功能的，因而 無論 多少高的可能的工作的工 作時(shí)鐘頻率和多么好的指令時(shí)序方式，在串行指令執(zhí)行方式面前，其工作速度和效率必將大打折扣。單片機(jī)也被稱為微控制器（ Microcontroler），是因?yàn)樗钤绫挥迷诠I(yè)控制領(lǐng)域。 28 附錄 7 硬件描述語言 4 EDA 技術(shù)簡介 s need, so list slice machine of development, get stripe to face new of with programmable logic controller techniq