【正文】 ue of development more and more mature, for list slice machine of development develop new of path, is list slice the design of the machine with got stripe to provide a kind of new of text adoption of take FPGA spare part as to carry a body, adoption the TOPDOWN and the mold piece in the EDA design turn a design thought to carry on system design and use flexibly VHDL description language to design the object carry on plait distance, realization MCS51 list slice machine of in fixed time, control mold piece with EDA development software Quartus II is design terrace, has been editted and translate, adjusted to try, modification, imitate true test, pletion should topic research enunciation, application EDA technique realization list slice the structure of the machine design issue plete viable, and match list slice machine sooner soon, higher effect of development trend. Keyword:The machine, VHDL, EDA, FPGA of the MCS51 list slice, TOPDOWN 基于 FPGA 的 MCS51 單片機的定時模塊設(shè)計 III 目錄 摘 要 基于 FPGA 的 MCS51 單片機的定時模塊設(shè)計 I 摘 要 隨著計算機技術(shù)的發(fā)展，單片機技術(shù)已經(jīng)成為計算機技術(shù)中的獨立分支，并且由于其自身具有的優(yōu)越性（小巧靈活、控制能力強、成本低、易于產(chǎn)品化等），使其在社會的各個領(lǐng)域得到了廣泛的應(yīng)用，與我們的生活緊密相連，特別是在工業(yè)控制和儀表儀器智能化中起著及其重要的作用。s machine technique have already bee a calculator technique in of independence branch, and because of its oneself have of superiority(cleverly made and vivid, control the ability be strong, the cost be low, be easy to a product to turn...etc.), make it at society of each the realm get extensive of application, with our life close connect with each other, especially have in the industry the control and the appearance instrument intelligence turn and it importance of along with the development of society, list slice machine also existencesome irregularity, it speed, scale, function etc. the index sign be more and more hard satisfy the customer39。 II 目錄 1 單片機的特點 而現(xiàn)在最強大的單片機系統(tǒng)甚至可以將聲音、圖像、網(wǎng)絡(luò)、復(fù)雜的輸入輸出系統(tǒng)集成在一塊芯片上。這是其他幾種無 法比擬的，單片鋸的邏輯控制功能很強，指令系統(tǒng)有各種控制功能用指令，很容易構(gòu)成各種規(guī)模的應(yīng)用系統(tǒng)，以擴展，可以很方便的實現(xiàn)多級和分布式控制。 下面我們來看單片機和 FPGA/CPLD 的對比： (1)單片機的學習效率較低。 (1)編程方式簡便、先進。 (5)功能強大，應(yīng)用廣闊。 20 世紀 90年代，國際上電子和計算機技術(shù)較先進的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進行了徹底的變革，取得了巨大成功。R: Place and Routing)，參數(shù)提取，后仿真，制版、流片。 (5)只有在設(shè)計出樣機或生產(chǎn)出芯片后才能進行實測。 (8)對設(shè)計者的硬件知識和硬 件經(jīng)驗要求低。隨著系統(tǒng)變得復(fù)雜和龐大，特別需要 在樣機問世之前，對產(chǎn)品的全貌有一定的預(yù)見性。其內(nèi)部資源是分段互連的，因而延時不可預(yù)測，只有編程完畢才可以實際測量CPLD 和 FPGA 建立內(nèi)部可編程邏輯連接關(guān)系的編程技術(shù)有三種 : Fuse/Antifuse(熔絲 /反熔絲 )技術(shù)的器件 只允許對器件編程一次，編程后不能修改，所以又被稱為 OTP 器件，即一次性可編程 (oneTimeProgralluning)器件。早期的硬件描述語言，如 ABEL–HDL、 AHDL， 由不同的 EDA 廠商開發(fā)，互不兼容，而且不支持多層次設(shè)計，層次間翻譯工作要由人工完 成 。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于 般的計算機高級語言。 QuartusII design 是唯 個包括以 timing closure 和 基于塊的設(shè)計流為基本特征的 programmable logic device (PLD)的軟件。 Quartus平臺與 Cadence、 ExemplarLogic、 MentorGraphics、 Synopsys 和 Synplicity 等 EDA供應(yīng)商的開發(fā)工具相兼容。微處理器由運算器和控制器組成，主要包括累加器 (ACC)， B 寄存器、臨時存儲器 (TEMP1， TEMP2)、算術(shù)邏輯單元等。 ALU 的功能十分強大，它不僅可以對 8 位變量進行邏輯“與”、“或”、“ 非”、“異或”、移位和清零等基本操作，還可以進行加、減、乘、除和十進制調(diào)整等基本運算。 本課題設(shè)計的運算器將完全以組合邏輯電路的形式出現(xiàn)，其內(nèi)部將不包括累加器 A、寄存器 B、以及程序狀態(tài)字寄存器 PSW。s(這樣的指令約占全部指令的一半 )， 2181。 MCS51 系列單片機存儲器可劃分為四類 : ①程序存儲器。地址為00H1FH的 32個單元是 4 個通 用工作寄存器區(qū)，每個區(qū)含有 8 個 8 位寄存器，編號為 R0R7。特殊功能寄存器的總數(shù)為 21個，離散的分布在該區(qū)域中，其中有些 SFR 還可以進行位尋址。以上介紹了 MCS51 的存儲器結(jié)構(gòu)。這些位尋址單元與位指令集構(gòu)成了位處理系統(tǒng)。有關(guān)定時器 /計數(shù)器的各個工作方式將在具體設(shè)計中詳 細敘述。對于反向設(shè)計而言，我們關(guān)心的不是它的各種具體指令的多少而是指令的尋址方式。每個機器周期的 S5P2 期間，對外部輸入進行取樣。其中的 RELOAD_I{7 to 0}， WT_EN 以及 WT_I{7 TO 0}用于重寫定時器 /計數(shù)器內(nèi)部寄存器。’1’then if s_pre_ count=conv_unsign(11,4)then s_pre_count=conv_unsigned(0,4)。 s_t0ff2=’0’。 基于 FPGA 的 MCS51 單片機的定時模塊設(shè)計 20 模式 0 圖 42 表示了定時器 /計數(shù)器 0 在模式 0 下的邏輯圖， fosc 控制（高電平有效） T0() GATE /INT0() TR0 圖 42 T0 工作方式 0 結(jié)構(gòu) fosc 控制（高電平有效） T0() GATE /INT0() TR0 圖 43 T0 工作方式 1 結(jié)構(gòu) 對定時器 1 也適用，只要把圖中的相應(yīng)的標示符后綴 0 改為 1 就可以了。當滿足條件（ TR1=1） AND(GATE=0 OR INT=1)為真時，接通計數(shù)輸入。 end if 。 end if 。 else if s_countl0=conv_unsigned(255,8)then s_counth0=s_counth0+convunsigned(1,1)。 end if 。由于模式 2 于模式 0 道德控制結(jié) 構(gòu)是一樣的，所以其電路實現(xiàn)的方式也是相同的，由于其是 8 位的計數(shù)方式，所以實現(xiàn)起來更簡便 用于寫定時器計數(shù)器的高 8 位計數(shù)寄存器 TH 的部分將不再如模式 0 那樣復(fù)雜，只需簡單根據(jù)控制器的指令將特殊功能寄存器中的 TH 值寫入即可。 fosc 控制（高電平有效） T0() 時間常數(shù)重裝控制 GATE /INT0() TR0 圖 44 T0 工作方式 2 結(jié)構(gòu) 振蕩器 12 分頻 TF0 ≥ 1 amp。從圖中可以明顯的看到振蕩器 12 分頻 TF0 ≥ 1 amp。合作、分擔任務(wù)也是 種模塊化設(shè)計思想吧！ 由于我的水平有限，在設(shè)計的過程中，我遇到許多難以解決的問題，但是在解決問題的過程中，我可能做的不夠理想，結(jié)果也可能并不完美，但是我盡力去了，并且自身的能力得到鍛煉和提高，這才是我 通