【正文】 020年 4月 12日 指導(dǎo)教師簽名： 2020年 4月 12日 指導(dǎo)內(nèi)容 記錄 ( 八 ) 論文答辯指導(dǎo)： 制作一個(gè)能反映論文主要內(nèi)容，可放映 5～ 8 分鐘的 ppt 演示文稿，作答辯陳述用。 而在硬件上，我們采用 FPGA 在數(shù)字系統(tǒng)領(lǐng)域的優(yōu)勢和特點(diǎn)，很好地實(shí)現(xiàn)設(shè)計(jì)的構(gòu)思 ，保證了項(xiàng)目順利的實(shí)現(xiàn) 。 關(guān)鍵詞 路燈 控制系統(tǒng) VHDL FPGA 英 文 摘 要 FPGA takes the advantages of both PLD and general gate arrays, it can realize largescale circuit and its programming is very flexible . In this paper , a simulated road lantern control system is designed based on FPGA , including two aprts , which is digital circuit part and analog circuit part .The designed program has passed piling , executing , and verifying on FPGA . The results show that the system can turn on or off the lamps on time according to the illuminatioa conditions and the statuses of moving object , and can also produce fault alarm and show the fault information when where is something wrong with the road lantern . 關(guān)鍵詞 Road lantern； control system； FPGA ； VHDL M 指導(dǎo)教師評定成績 評審基元 評審要素 評審內(nèi)涵 滿分 指導(dǎo)教師 實(shí)評分 選題質(zhì)量25% 目的明確 符合要求 選題符合專業(yè)培養(yǎng)目標(biāo)，體現(xiàn)學(xué)科、專業(yè)特點(diǎn)和教 學(xué)計(jì)劃的基本要求，達(dá)到畢業(yè)論文（設(shè)計(jì)）綜合訓(xùn)練的目的。 5 論文質(zhì)量35% 文題相符 較好地完成論文選題的目的要求。 10 選題恰當(dāng) 題目規(guī)模適當(dāng)，難易度適中；有一定的科學(xué)性。 15 寫作規(guī)范 符合學(xué)術(shù)論文的基本要求。 會(huì)議主持人： 記 錄 人： 年 月 日 P 答 辯 小 組 意 見 評語： 評定等級： 負(fù)責(zé)人（簽名）： 年 月 日 系 學(xué) 位 委 員 會(huì) 意 見 評語： 論文（設(shè)計(jì)）最終評定等級： 負(fù)責(zé)人（簽名）： 系部（公章） 年 月 日 校 學(xué) 位 委 員 會(huì) 意 見 評語： 評定等級： 負(fù)責(zé)人（簽名）： 年 月 日 I 目 錄 1 緒論 .............................................................. 1 引言 ......................................................... 1 國內(nèi)外的發(fā)展?fàn)顩r ............................................ 6 本課題研究的目的 和意義 ....................................... 4 2 仿真工具的選擇與 FPGA 的簡介 ....................................... 6 仿真工具的選擇 .............................................. 6 現(xiàn)場可編輯邏輯陣列 FPGA 的簡介 ............................... 7 系統(tǒng)結(jié)構(gòu)與整體方框圖 ................................... 7 3 設(shè)計(jì)方案 .......................................................... 9 設(shè)計(jì)要求 ..................................................... 9 設(shè)計(jì)思路 ................................................... 10 設(shè)計(jì)方案 ................................................... 10 系統(tǒng)的工作原理 ........................................ 10 系統(tǒng)流程及設(shè)計(jì)分析 .................................... 11 系統(tǒng)單元模塊的設(shè)計(jì) .................................... 11 4 仿真 結(jié)果分析 ..................................................... 13 分頻電路 ................................................... 15 時(shí)鐘 計(jì)數(shù)模塊 ............................................... 15 動(dòng)態(tài)掃描模塊 ............................................... 16 結(jié)論 ............................................................... 17 參考文獻(xiàn) .......................................................... 18 附錄 A ............................................................. 29 致 謝 ............................................................. 27 II 基于 FPGA 的路燈控制系統(tǒng) 的 設(shè)計(jì) 摘 要 FPGA 兼容了 PLD 和通用門陣列的優(yōu)點(diǎn)， 可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活 。本文就是通過對城市 道路 的控制情況進(jìn)行分析，找出共同的特征和規(guī)律，并用邏輯控制的思想制定相應(yīng)的交通規(guī)則，以保證各路口車輛的順利通行 [1]。 EDA 電子設(shè)計(jì)自動(dòng)化技術(shù)就是以計(jì)算機(jī)為工具，在 EDA 軟件平臺(tái)上，對硬件語言 HDL 為 系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)的完成邏輯編譯、邏輯化簡、邏輯綜合及優(yōu)化、邏輯仿真，直至對特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作文本選用的開發(fā)工具為 Altera 公司的 Quartusll[2]。 國內(nèi)外研究現(xiàn)狀 實(shí)現(xiàn) 路 燈系統(tǒng)控制的方法很多，可以用標(biāo)準(zhǔn)邏輯器件、可編程控制器 PLC、單片機(jī)等方案來實(shí)現(xiàn)。以前，大多采用通用的邏輯元器件進(jìn)行設(shè)計(jì)，這導(dǎo)致了設(shè)計(jì)和調(diào)試過程冗長、系統(tǒng)穩(wěn)定性不高，非常不便。 FPGA/CPLD 和嵌入式微控制器如 8051 結(jié)合使用可以更靈活地實(shí)現(xiàn) ISP 在系統(tǒng)編程。 在生物領(lǐng)域，己故 Newton 將微電子制造和設(shè)計(jì)方法應(yīng)用到新興的合成生物學(xué)領(lǐng)域。這款專為網(wǎng)站運(yùn)行而設(shè)計(jì)的服務(wù)器尺寸僅有 DVD 播放機(jī)大小，工作能力卻相當(dāng)于甚至超過 50 臺(tái)戴爾、 IBM 或 SUN 公司售價(jià) 5000 美元的服務(wù)器，其成本僅為 萬美元。盡管這種產(chǎn)品的平均售價(jià)高達(dá) 萬美元，但 是 其銷售量卻比以前翻了一番。雖然這種復(fù)雜系統(tǒng)在航空市場已經(jīng)出現(xiàn)很久，但應(yīng)用太過于專業(yè)和尖端，因而無法得到大量普及。本文利用 VHDL 硬件描述語言，以及 SOPC 嵌入式系統(tǒng)設(shè)計(jì)，并通過 QuartusII 軟件和 Altera 公司的 Cyclone 系列 FPGA 完成了 路燈 系統(tǒng)的設(shè)計(jì)，并對結(jié)果進(jìn)行了模擬仿真 [7]。 Quartus II 設(shè)計(jì)軟件通過增強(qiáng)層次 LogicLock 模塊級設(shè)計(jì)方式，將性能平均改善 15%；編譯速度更快， 對設(shè)計(jì)性能的影響最小 ；提 供了 HDL 測試模板快速地開發(fā) HDL仿真矢量 ；可 以自動(dòng)地從 Quartus Ⅱ仿真器波 形文件中創(chuàng)建完整 的 HDL 測試平臺(tái)； 支持高速 I/O 設(shè)計(jì)，生成專用 I/O緩沖信息規(guī)范 (IBIS)模型導(dǎo)入到常用的 EDA 信號集成工具中 ； 簡 化第三方工具的分析 。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。 ③支路控制器應(yīng)能根據(jù)交通情況自動(dòng)調(diào)節(jié)亮燈狀態(tài) ： 當(dāng)可移動(dòng)物體Ｍ （ 在物體前端標(biāo)出定位點(diǎn) ， 由定位點(diǎn)確定物體位置 ） 由左至右到達(dá) S 點(diǎn)時(shí) （ 見圖 2）， 燈 ① 亮 ； 當(dāng)物體 M到達(dá) B點(diǎn)時(shí) ,燈 1滅 ， 燈 2亮 ； 若物體Ｍ由右至左移動(dòng)時(shí)則亮燈次序與上相反 。 此系統(tǒng)要滿足下面的基本要求 : 圖 31 （ 1）支路控制器有時(shí)鐘功能， 能設(shè)定、顯示開關(guān)燈時(shí)間，并控制整條支路按時(shí)開燈和關(guān)燈 。 控制器的時(shí)鐘通過 VHDL 編寫的電子時(shí)鐘程序 ，在 FPGA 芯片中控制并用字符型液晶顯示，利用按鍵設(shè)定、修改時(shí)間 。 在精密的液位測量中需要達(dá)到毫米級的測量精度 ， 但是目前國內(nèi)的超聲波測距專用集成電路都是只有厘米級的測量精度。 系統(tǒng)單元模塊的設(shè)計(jì) （ 1）時(shí)鐘控制模塊 圖 34 時(shí)鐘程序框圖 為實(shí)現(xiàn)精確的定時(shí)開關(guān)功能 ， 該設(shè)計(jì)的時(shí)標(biāo)信號的頻率由振蕩器產(chǎn)生，由于計(jì)時(shí)最小單位為 1s 所以時(shí)標(biāo)信號經(jīng)分頻器后輸出頻率為 1Hz 的秒脈沖 clk； 而校準(zhǔn)信號的頻率應(yīng)該高于 1Hz， 若取信號經(jīng)另一分頻器后輸出頻率為 2Hz的校準(zhǔn) 12 信號脈沖 clk1。 （ 3）故障報(bào)警模塊（見圖 36） 13 圖 36 報(bào)警電路 當(dāng)路燈發(fā)生故障，揚(yáng)聲器會(huì)發(fā)出警報(bào)聲 。 圖 42 分頻模塊仿真圖 時(shí)鐘 計(jì)數(shù)模塊 時(shí)鐘 計(jì)數(shù)模塊如圖 43 所示 。一般每一位的顯示時(shí)間為 110ms。 18 參考文獻(xiàn) [1] 楊宇 ， 曾謝華，譚可，等 .模擬路燈控制系統(tǒng)軟件設(shè)計(jì)［ J］ . 昆明冶金高等?？茖W(xué)校學(xué)報(bào)， 2020,20（ 1）： 3540. [2] FPGA Architectures Part1. [3] FPGA Architectures Part2. [4] Clifford Synthesis and Scripting Techniques for Designing Multi2Asynchronous Clock Designs. [5] , A minimal sourcesynchronous interface,ASIC/SOC Conference, Annual IEEE International,2528 Page:443447. [6] William ,John Digital Systems Engineering, CambridgeUniversity Press,1998,Page:468. [7] Clifford Synthesis and Scripting Techniques for Designing MultiAsynchronous Clock Designs,Sunburst Design,Inc. [8] 于海 ,樊曉椏 .基于 FPGA 系統(tǒng)設(shè)計(jì)與實(shí)踐 [J].微電子學(xué)與計(jì)算機(jī) ,2020,24(3):210213. [9] 楊軍 ,孔兵 ,宋克儉 ,等 .基于 FPGA 的存儲(chǔ)器設(shè)計(jì) [J].云南大學(xué)學(xué)報(bào) :自然科學(xué)版 ,2020,29(6):560565. [10] Rabaey [M].北京 :清華大學(xué)出版社 ,l999. [11] 汪東 ,馬劍武 ,陳書明 .基于 G