【正文】 d lantern control system based on FPGA Abstract FPGA takes the advantages of both PLD and general gate arrays, it can realize largescale circuit and its programming is very flexible . In this paper , a simulated road lantern control system is designed based on FPGA , including two aprts , which is digital circuit part and analog circuit part .The designed program has passed piling , executing , and verifying on FPGA . The results show that the system can turn on or off the lamps on time according to the illuminatioa conditions and the statuses of moving object , and can also produce fault alarm and show the fault information when where is something wrong with the road lantern . 【 key words】 road lantern control system VHDL FPGA 1 1 緒論 引言 引言隨著城市化的進(jìn)程加快和汽車的普及， 道路狀況壓力 加劇，事故頻發(fā)，環(huán)境日益惡化， 路燈控制 己經(jīng)成為困擾全世界的嚴(yán)重問題。本文就是通過對城市 道路 的控制情況進(jìn)行分析，找出共同的特征和規(guī)律，并用邏輯控制的思想制定相應(yīng)的交通規(guī)則，以保證各路口車輛的順利通行 [1]。將邏輯控制用于 路 燈 系統(tǒng) 的控制中，用語言的方式將控制規(guī)則陳述出來，其過程簡單易懂。 EDA 電子設(shè)計(jì)自動化技術(shù)就是以計(jì)算機(jī)為工具，在 EDA 軟件平臺上，對硬件語言 HDL 為 系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動的完成邏輯編譯、邏輯化簡、邏輯綜合及優(yōu)化、邏輯仿真，直至對特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作文本選用的開發(fā)工具為 Altera 公司的 Quartusll[2]。 但是這些控制方法的功能修改及調(diào)試都需要硬件電路的支持在一定程度上增加了功能修改及系統(tǒng)調(diào)試的困難。 國內(nèi)外研究現(xiàn)狀 實(shí)現(xiàn) 路 燈系統(tǒng)控制的方法很多，可以用標(biāo)準(zhǔn)邏輯器件、可編程控制器 PLC、單片機(jī)等方案來實(shí)現(xiàn)。但隨著 EDA 技術(shù)的出現(xiàn)，人們可以在沒有設(shè)計(jì)電路之前就把 CPLD 或 FPGA 焊接在印刷電路板上，然后利用 VHDL 語言隨心所欲地改變整個電路的硬件邏輯關(guān)系而不必改變電路板的布局布線。以前，大多采用通用的邏輯元器件進(jìn)行設(shè)計(jì)，這導(dǎo)致了設(shè)計(jì)和調(diào)試過程冗長、系統(tǒng)穩(wěn)定性不高，非常不便。 在數(shù)字邏輯系統(tǒng)設(shè)計(jì)中，目前，即 FPGA/CPLD 能夠?qū)崿F(xiàn)從幾千門的接口邏輯電路到數(shù)百萬門的龐大數(shù)字邏輯系統(tǒng)的設(shè)計(jì)，結(jié)合 IPIntellectual PropertyCore 如 USB CorePCI Core 和 DSP core 等和功能強(qiáng)大的 EDA 軟 3 件可以構(gòu)建出非常復(fù)雜的數(shù)字電子 系統(tǒng) [5]。 FPGA/CPLD 和嵌入式微控制器如 8051 結(jié)合使用可以更靈活地實(shí)現(xiàn) ISP 在系統(tǒng)編程。這些模塊是在 FPGA 中利用 VHDL 編程實(shí)現(xiàn)的。 在生物領(lǐng)域，己故 Newton 將微電子制造和設(shè)計(jì)方法應(yīng)用到新興的合成生物學(xué)領(lǐng)域。微電子學(xué)的技術(shù)能夠應(yīng)用到生物學(xué)，反之亦然。這款專為網(wǎng)站運(yùn)行而設(shè)計(jì)的服務(wù)器尺寸僅有 DVD 播放機(jī)大小，工作能力卻相當(dāng)于甚至超過 50 臺戴爾、 IBM 或 SUN 公司售價 5000 美元的服務(wù)器，其成本僅為 萬美元。 美國的 Time Logic 公司也間接受益于 FPGA 芯片。盡管這種產(chǎn)品的平均售價高達(dá) 萬美元，但 是 其銷售量卻比以前翻了一番。 在電路設(shè)計(jì)方面，為幫助設(shè)計(jì)人員應(yīng) 對電路設(shè)計(jì)規(guī)模日益增加以及高速電路廣泛應(yīng)用所帶來的種種設(shè)計(jì)挑戰(zhàn)， EDA 工具供應(yīng)商不斷改進(jìn)技術(shù)，開發(fā)增強(qiáng)功能設(shè)計(jì)工具，以滿足產(chǎn)品設(shè)計(jì)周期和復(fù)雜的電路設(shè)計(jì)要求。雖然這種復(fù)雜系統(tǒng)在航空市場已經(jīng)出現(xiàn)很久，但應(yīng)用太過于專業(yè)和尖端，因而無法得到大量普及。 課題研究的目的和意義 可編程邏輯設(shè)計(jì) 是近年來在電子設(shè)計(jì)領(lǐng)域中出現(xiàn)的一門新技術(shù)，它把復(fù)雜的數(shù)字系統(tǒng)轉(zhuǎn)化為用一兩個可編程邏輯器件即可實(shí)現(xiàn)的“片上”系統(tǒng)；把系統(tǒng)的更新?lián)Q代帶轉(zhuǎn)化為簡單的在系統(tǒng)編程設(shè)計(jì)；把 后期的系統(tǒng)調(diào)試轉(zhuǎn)移到設(shè)計(jì)實(shí)現(xiàn)之前在計(jì)算機(jī)上進(jìn)行的時序仿真。本文利用 VHDL 硬件描述語言，以及 SOPC 嵌入式系統(tǒng)設(shè)計(jì)，并通過 QuartusII 軟件和 Altera 公司的 Cyclone 系列 FPGA 完成了 路燈 系統(tǒng)的設(shè)計(jì)，并對結(jié)果進(jìn)行了模擬仿真 [7]。 6 2 仿真工具的選擇與 FPGA 的簡介 仿真工具的選擇 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境，由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎（見圖 21）。 Quartus II 設(shè)計(jì)軟件通過增強(qiáng)層次 LogicLock 模塊級設(shè)計(jì)方式，將性能平均改善 15%；編譯速度更快， 對設(shè)計(jì)性能的影響最小 ；提 供了 HDL 測試模板快速地開發(fā) HDL仿真矢量 ；可 以自動地從 Quartus Ⅱ仿真器波 形文件中創(chuàng)建完整 的 HDL 測試平臺； 支持高速 I/O 設(shè)計(jì)，生成專用 I/O緩沖信息規(guī)范 (IBIS)模型導(dǎo)入到常用的 EDA 信號集成工具中 ； 簡 化第三方工具的分析 。 FPGA一般采用查找表結(jié)構(gòu)，查找表結(jié)構(gòu)根據(jù)查表結(jié)果來實(shí)現(xiàn)，而不是通過計(jì)算機(jī)，比用一般邏輯實(shí)現(xiàn)的算法塊。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。目前 FPGA的品種很多，有 XILINX公司的 Virtex系列、 TI 公司 的 TPC系列、 ALTERA公司的 Stratix 系列等。 ③支路控制器應(yīng)能根據(jù)交通情況自動調(diào)節(jié)亮燈狀態(tài) ： 當(dāng)可移動物體Ｍ （ 在物體前端標(biāo)出定位點(diǎn) ， 由定位點(diǎn)確定物體位置 ） 由左至右到達(dá) S 點(diǎn)時 （ 見圖 2）， 燈 ① 亮 ； 當(dāng)物體 M到達(dá) B點(diǎn)時 ,燈 1滅 ， 燈 2亮 ； 若物體Ｍ由右至左移動時則亮燈次序與上相反 。 系統(tǒng)的外圍電路主要包括光線信號采集部分 、位置信號采集部分 、按鍵輸入部分 、路燈指示及故障檢測電路 、聲光報(bào)警電路和顯示電路部分 。 此系統(tǒng)要滿足下面的基本要求 : 圖 31 （ 1）支路控制器有時鐘功能， 能設(shè)定、顯示開關(guān)燈時間，并控制整條支路按時開燈和關(guān)燈 。 （ 5） 當(dāng)路燈出現(xiàn)故障時 （燈不亮） ， 支路控制器 應(yīng)發(fā)出聲 光報(bào)警信號，并顯 10 示故障路燈的地址編號。 控制器的時鐘通過 VHDL 編寫的電子時鐘程序 ，在 FPGA 芯片中控制并用字符型液晶顯示，利用按鍵設(shè)定、修改時間 。 使用超聲波測距傳感器對路燈間有無物體經(jīng)過進(jìn)行檢測，超聲波測距傳感器利用信號遇到障礙物距離的不同反射回來的時間也不同的原理，進(jìn)行障礙物遠(yuǎn)近的檢測 。 在精密的液位測量中需要達(dá)到毫米級的測量精度 ， 但是目前國內(nèi)的超聲波測距專用集成電路都是只有厘米級的測量精度。 11 系統(tǒng)流程及設(shè)計(jì)分析 （見圖 33） 圖 33 系統(tǒng)流程圖 設(shè)計(jì)分析 ： 本系統(tǒng)的設(shè)計(jì)主要思路是對路燈實(shí)現(xiàn)實(shí)時控制 ， 并且可以進(jìn)行單路 控制和總控制 。 系統(tǒng)單元模塊的設(shè)計(jì) （ 1）時鐘控制模塊 圖 34 時鐘程序框圖 為實(shí)現(xiàn)精確的定時開關(guān)功能 ， 該設(shè)計(jì)的時標(biāo)信號的頻率由振蕩器產(chǎn)生，由于計(jì)時最小單位為 1s 所以時標(biāo)信號經(jīng)分頻器后輸出頻率為 1Hz 的秒脈沖 clk； 而校準(zhǔn)信號的頻率應(yīng)該高于 1Hz， 若取信號經(jīng)另一分頻器后輸出頻率為 2Hz的校準(zhǔn) 12 信號脈沖 clk1。 （ 2）信號采集模塊（見圖 35） 圖 35 光信號采集電路 信號采集模塊包括光信號采集模塊和移動物體檢測模塊 ， 兩者功能如下 : 光信號采集模塊 : 該模塊需要檢測周圍環(huán)境光的明暗程度來進(jìn)行路燈開關(guān)的自動控制。 （ 3）故障報(bào)警模塊（見圖 36） 13 圖 36 報(bào)警電路 當(dāng)路燈發(fā)生故障，揚(yáng)聲器會發(fā)出警報(bào)聲 。 頂層設(shè)計(jì)協(xié)調(diào)了各子模塊功能的實(shí)現(xiàn) ， 完整地實(shí)現(xiàn)了模擬路燈控制系統(tǒng)的所有功能 。 圖 42 分頻模塊仿真圖 時鐘 計(jì)數(shù)模塊 時鐘 計(jì)數(shù)模塊如圖 43 所示 。 圖 44 時鐘仿真波形 動態(tài)掃描模塊 動態(tài)掃描電路將計(jì)數(shù)器輸出的 8421BCD 碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài) ， 并且輸出數(shù)碼管的片選信號和位選信號 。一般每一位的顯示時間為 110ms。整個設(shè)計(jì)過程是不斷學(xué)習(xí)，不斷發(fā)現(xiàn)問題、分析問題、解決問題的過程。 18 參考文獻(xiàn) [1] 楊宇 ， 曾謝華，譚可，等 .模擬路燈控制系統(tǒng)軟件設(shè)計(jì)［ J］ . 昆明冶金高等?？茖W(xué)校學(xué)報(bào)， 2020,20（ 1）： 3540. [2] FPGA Architectures Part1. [3] FPGA Architectures Part2. [4] Clifford Synthesis and Scripting Techniques for Designing Multi2Asynchronous Clock Designs. [5] , A minimal sourcesynchronous interface,ASIC/SOC Conference, Annual IEEE International,2528 Page:443447. [6] William ,John Digital Systems Engineering, CambridgeUniversity Press,1998,Page:468. [7] Clifford Synthesis and Scripting Techniques for Designing MultiAsynchronous Clock Designs,Sunburst Design,Inc. [8] 于海 ,樊曉椏 .基于 FPGA 系統(tǒng)設(shè)計(jì)與實(shí)踐 [J].微電子學(xué)與計(jì)算機(jī) ,2020,24(3):210213. [9] 楊軍 ,孔兵 ,宋克儉 ,等 .基于 FPGA 的存儲器設(shè)計(jì) [J].云南大學(xué)學(xué)報(bào) :自然科學(xué)版 ,2020,29(6):560565. [10] Rabaey [M].北京 :清華大學(xué)出版社 ,l999. [11] 汪東 ,馬劍武 ,陳書明 .基于 Gray碼的異步 FIFO接口技術(shù)及其應(yīng)用 [J].計(jì)算機(jī)工程與科學(xué) ,2020,27(11):58260. [12] John [M].北京 :機(jī)械工業(yè)出版 社 ,2020. [13] 候伯亨 ,顧新 .VHDL 硬件描述語言與電路設(shè)計(jì) [M].西安 :西安電子科技大學(xué)。設(shè)計(jì)期間有許多的感觸、想法、經(jīng)驗(yàn)，教訓(xùn)，對以后的學(xué)習(xí)、工作有很大的益 處。 圖 45 動態(tài)掃描邏輯框圖 17 結(jié)論 經(jīng)過了整整 3 個月的忙碌，終于完成了畢業(yè)設(shè)計(jì)。 這樣做可以使每一個顯示塊顯示與自己相對應(yīng)的數(shù)據(jù) 。 時鐘的仿真波形圖如圖 44 所示 ， 仿真圖滿足設(shè)計(jì)的要求 。 圖 38 頂層設(shè)計(jì)模塊 15 4 仿真結(jié)果分析 分頻電路 數(shù)字時鐘分頻電 路邏輯框圖見圖 41。 （ 4）譯碼顯示模塊 圖 37 譯碼器邏輯圖 （ 5）三態(tài)與非門模塊 三態(tài)與非門用于綜合時間 、 光線 、 移動物體三個條件 ， 產(chǎn)生路燈開關(guān)信號 。 光敏電阻器又稱光導(dǎo)管 ， 特性是在特定光的照射下 ， 其阻值迅速減小 ， 可用于檢測可見光 。時、分、秒計(jì)數(shù)器采用同步計(jì)數(shù)方式，其時鐘脈沖端均接由分頻器輸出的時鐘信號 clk（ 1Hz）。 同時，路上光線明亮程度和移動物體狀況也是路燈打開的條件 。 超聲波測距的原理是利用超聲波在空氣中的傳播速度為已知 ， 測量聲波在發(fā)射后遇到障礙物反射回來的時間，根據(jù)發(fā)射和接