【正文】 3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0 Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 ( 三 ) 譯碼器的擴(kuò)展 低位片高位片 (三 )譯碼器的擴(kuò)展 例如 兩片 CT74LS138 組成的 4 線 – 16 線 譯碼器。 　　 E = 0 時(shí)，允許譯碼。 1. 七段半導(dǎo)體數(shù)碼顯示器 (LED) abcdef gDPag f COM bce d COM DP　　發(fā)光字段，由管腳 a ~ g 電平控制是否發(fā)光。RR共陽極共陰極EXIT即液態(tài)晶體 2. 液晶 顯示器 (LCD) 點(diǎn)亮七段液晶數(shù)碼管的方法與半導(dǎo)體數(shù)碼管類似。輸入 BCD 碼agf bc禁止數(shù)碼顯示數(shù)碼顯示器結(jié)構(gòu)及譯碼顯示原理 演示EXIT主要要求：理解數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用。8 選 1 數(shù)據(jù)選擇器CT74LS151 真值表 D7D71110D6D60110D5D51010D4D40010D3D31100D2D20230D1D11000D0D00000101YYA0A1A2ST輸 出輸　　入EXIT因?yàn)槿?A2A1A0=000，則因?yàn)槿?A2A1A0=010，則Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20230D1D11000D0D00000101YYA0A1A2ST輸 出輸　　入CT74LS151 輸出函數(shù)表達(dá)式1 00 00 00 00 01 0Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7 = m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7 7EXIT2. 雙 4 選 1 數(shù)據(jù)選擇器 CC14539 CC14539 1STA1A01D0 1D31D21D11ST1Y 2Y雙 4選 1數(shù)據(jù)選擇器 CC14539邏輯功能示意圖 2D0 2D32D22D12ST2ST 　　兩個(gè)數(shù)據(jù)選擇器的公共地址輸入端。EXIT CC14539 數(shù)據(jù)選擇器 輸出函數(shù)式1Y = A1 A0 1D0 + A1 A0 1D1 + A1 A0 1D2 + A1 A0 1D3 = m0 1D0 + m1 1D1 + m2 1D2 + m3 1D32Y = A1 A0 2D0 + A1 A0 2D1+ A1 A0 2D2+ A1 A0 2D3 = m0 2D0 + m1 2D1 + m2 2D2 + m3 2D3EXIT三、用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù) 　　由于數(shù)據(jù)選擇器在輸入數(shù)據(jù)全部為 1 時(shí)，輸出為地址輸入變量全體最小項(xiàng)的和。Y為三變量函數(shù) ， 故選用 8 選 1 數(shù)據(jù)選擇器，現(xiàn)選用 CT74LS151。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。 (一 ) 1 位數(shù)值比較器 輸 入 輸　 出A B Y(AB) Y(AB) Y(A=B)0 0 0 0 10 1 0 1 01 0 1 0 01 1 0 0 1ABA ABABBY(AB)Y(A=B)Y(AB)EXIT (二 ) 多位數(shù)值比較器 可利用 1 位數(shù)值比較器構(gòu)成比較原理：從最高位開始逐步向低位進(jìn)行比較?？赡軐?dǎo)致錯(cuò)誤動(dòng)作EXIT二、競爭冒險(xiǎn)的產(chǎn)生原因及消除方法負(fù)尖峰脈沖冒險(xiǎn)舉例 　　可見，在組合邏輯電路中，當(dāng)一個(gè)門電路 (如 G2)輸入兩個(gè)向相反方向變化的互補(bǔ)信號(hào)時(shí)， 則在輸出端可能會(huì)產(chǎn)生尖峰干擾脈沖。組合邏輯電路的 基本設(shè)計(jì)方法 是：根據(jù)給定設(shè)計(jì)任務(wù)進(jìn)行邏輯抽象，列出真值表，然后寫出輸出函數(shù)式并進(jìn)行適當(dāng)化簡和變換，求出最簡表達(dá)式，從而畫出最簡 (或稱最佳 )邏輯電路。數(shù)據(jù)分配器的作用 是 根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去。EXIT謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH。編碼器的作用 是將具有特定含義的信息編成相應(yīng)二進(jìn)制代碼輸出，常用的有 二進(jìn)制編碼器、二 十進(jìn)制編碼器和優(yōu)先編碼器。以邏輯門為基本單元的電路設(shè)計(jì)，其最簡含義是：邏輯門數(shù)目最少，且各個(gè)邏輯門輸入端的數(shù)目和電路的級(jí)數(shù)也最少，沒有竟?fàn)幟半U(xiǎn)。AA理想考慮門延時(shí)Y 0AAY1tpdEXIT　　由于尖峰干擾脈沖的寬度很窄，在 可能產(chǎn)生尖峰干擾脈沖的門電路輸出端與地之間接入 一個(gè)容量為 幾十皮法的電容 就可吸收掉尖峰干擾脈沖。 若次高位 A2 B2，則 A B；若 A2 B2，則 A B；若 A2 = B2，則再去比較更低位?！　∑溥M(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。了解數(shù)值比較器的作用?！　? 當(dāng) D0 ~ D3 為 0、 1 的不同組合時(shí)， Y 可輸出不同的 最小項(xiàng)表達(dá)式?！　?shù)據(jù)選擇器 2 的數(shù)據(jù)輸入、使能輸入。掌握用 數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路 的方法。 主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。顯示的數(shù)字形式EXIT主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠 性高、響應(yīng)速度快、壽命長和亮度高等。三、二－十進(jìn)制譯碼器 8421BCD 碼輸入端，從高位到低位依次為 AA A1 和 A0 ?！　「呶淮a A3 與高位片 STA 端和低位片 STB 端相連，因此 ， A3 = 0 時(shí)低位片工作， A3 = 1 時(shí)高位片工作。(2) 將函數(shù)式變換為標(biāo)準(zhǔn)與 或式(3)根據(jù)譯碼器的輸出有效電平確定需用的門電路EXITABCYY1Y0 Y3Y4Y2 Y5Y6Y71STASTBSTCA0 A1 A2CT74LS138(4)畫連線圖CT74LS138 輸出低電平有效 ， ， i = 0 ~ 7因此，將 Y 函數(shù)式變換為采用 5 輸入 與非門 ，其輸入取自 Y Y Y Y6 和 Y7 ?！　∈鼓芏? STA 高電平有效， STB、 STC 低電平有效，即當(dāng) STA = 1， STB = STC = 0 時(shí)譯碼 ，否則禁止譯碼。EXIT主要要求：