【正文】 電路。又稱 十進制編碼器 。 I0 省略不畫輸出 4 位二進制代碼原碼輸出10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸　出輸　　　　入10 線 – 4 線編碼器被編信號高電平有效EXIT　為何要使用優(yōu)先編碼器？四、優(yōu)先編碼器 (即 Priority Encoder) 1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸 出輸 入　　允許同時輸入數個編碼信號，并只對其中優(yōu)先權最高的信號進行編碼輸出的電路。 　　普通編碼器在任何時刻只允許一個輸入端請求編碼，否則輸出發(fā)生混亂。EXITCT74LS147I8 I1I2I3I4I5I6I7Y0Y1Y2Y3I9二 十進制優(yōu)先編碼器 CT74LS147　　 I9 = 1， I8 = 0 時 ，不論 I0 ~ I7 為 0 還是 1，電路只 對 I8 進行編碼，輸出反碼 0111。反碼輸出　　被編信號輸入， (省略了 I0)，低電平有效。0111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸　出輸　　　入 I9 = 0 時 ，不論其他 Ii 為 0 還是 1，電路只 對 I9 進行編碼 ，輸出 Y3Y2Y1Y0 = 0110，為反碼，其原碼為 1001。無編碼請求Y3Y2Y1Y0=1111依次類推　　被編信號優(yōu)先級別從高到低依次為 I I I I I I I I I I0。EXIT主要要求： 理解譯碼的概念。 掌握二進制譯碼器 CT74LS138 的 邏輯功能和使用方法。 　 譯碼器 理解其他常用譯碼器的邏輯功能和使用方法。掌握 用二進制譯碼器實現組合邏輯電路的方法。 EXIT一、譯碼的概念與類型 譯碼 是 編碼 的逆過程。 　　將表示特定意義信息的二進制代碼翻譯出來。 實現譯碼功能的電路 譯碼器 二進制譯碼器 二 十進制譯碼器 數碼顯示譯碼器 譯碼器 (即 Decoder) 二進制代碼 與輸入代碼對應的特定信息 譯碼器 EXIT二、二進制譯碼器 　　將輸入二進制代碼譯成相應輸出信號的電路。 n 位二進制代碼 2n 位譯碼輸出二進制譯碼器 譯　碼　輸　出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯　碼　輸　出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出低電平有效24 線譯碼器電路與工作原理演示EXIT ( 一 ) 3 線 － 8 線譯碼器 CT74LS138 簡介 CT74LS138A2A1A0 Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖 (一 ) 3 線 － 8 線 譯碼器 CT74LS138 簡介 3 位 二進制碼輸入端8 個 譯碼輸出端低電平有效?！　∈鼓芏? STA 高電平有效， STB、 STC 低電平有效，即當 STA = 1， STB = STC = 0 時譯碼 ，否則禁止譯碼。實物圖片 EXIT01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸　　　　出輸　　入CT74LS138 真值表允許譯碼器工作禁止譯碼 Y7 ~ Y0 由輸入二進制碼 A A A0 的取值決定。輸出邏輯函數式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m7　 　 二進制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。 其輸出端能提供輸入變量的全部最小項。 EXIT ( 二 ) 用二進制譯碼器實現組合邏輯函數 (二 ) 用二進制譯碼器實現組合邏輯函數　　由于 二進制譯碼器的輸出端能提供輸入變量的全部最小項，而任何組合邏輯函數都可以變換為最小項之和 的標準式，因此 用二進制譯碼器和門電路可實現任何組合邏輯函數。 當譯碼器輸出 低電平有效時，多選用與非門； 譯碼器輸出 高電平有效時，多選用或門。EXIT由于有 A、 B、 C 三個變量 ，故選用 3 線 8 線 譯碼器。 解： (1) 根據邏輯函數選擇譯碼器[例 ] 試用譯碼器和門電路實現邏輯函數選用 3 線 8 線 譯碼器 CT74LS138， 并令 A2 = A， A1 = B， A0 = C。(2) 將函數式變換為標準與 或式(3)根據譯碼器的輸出有效電平確定需用的門電路EXITABCYY1Y0 Y3Y4Y2 Y5Y6Y71STASTBSTCA0 A1 A2CT74LS138(4)畫連線圖CT74LS138 輸出低電平有效 ， ， i = 0 ~ 7因此，將 Y 函數式變換為采用 5 輸入 與非門 ，其輸入取自 Y Y Y Y6 和 Y7 。EXIT[例 ] 試用譯碼器實現全加器。解： (1)分析設計要求，列出真值表設被加數為 Ai ，加數為 Bi ，低位進位數為 Ci1 。輸出本位和為 Si ，向高位的進位數為 Ci 。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi1BiAi輸 出輸 入(3)選擇譯碼器選用 3 線 – 8 線 譯碼器 CT74LS138。并令 A2 = Ai， A1 = Bi， A0 = Ci1。(2)根據真值表寫函數式EXITY1Y0 Y3Y4Y2 Y5Y6Y71STASTBSTCAiSiCi1A0 A1 A2CT74LS138CiBi(4)根據譯碼器的輸出有效電平確定需用的門電路(5)畫連線圖CT74LS138 輸出低電平有效 ， ， i = 0 ~ 7因此，將函數式變換為EXITCT74LS138(1)A2A1A0 Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y