杭州康芯電子(完整版)
【正文】 FPGA/CPLD器件VHDL代碼 VHDL文本編輯器VHDL綜合器FPGA/CPLD編程下載器時(shí)序與功能仿真器MAXPLUSIIFPGA/CPLD適配器二、 EDA 設(shè)計(jì)流程4三、與傳統(tǒng)電子設(shè)計(jì)技術(shù)和單片機(jī)技術(shù)相比， EDA技術(shù)的優(yōu)越性 自主知識(shí)產(chǎn)權(quán) 開發(fā)技術(shù)標(biāo)準(zhǔn)化、規(guī)范化、 IP Core（ Intellectual Property） 的可重用性 自頂向下的設(shè)計(jì)方案，設(shè)計(jì)效率高和規(guī)模大 現(xiàn)代電子開發(fā)技術(shù)的發(fā)展方向，全方位仿真、充分利用現(xiàn)代計(jì)算機(jī)技術(shù) CPLD的純硬件加密的可靠性要好得多 ， 先進(jìn)的編程 下載方式 isp 對(duì)于 硬件經(jīng)驗(yàn)要求不高，僅需集中精力于系統(tǒng)本身功能的實(shí)現(xiàn) 高速性能好 高可靠性 可設(shè)計(jì)成單片系統(tǒng) SYSTEM ON A CHIP SOC5第二節(jié) 硬件描述語(yǔ)言 HDL Hardware Description Language 一、 常用硬件描述語(yǔ)言：VHDLVerilog HDL IEEE標(biāo)準(zhǔn)VHDL Very high speed integrated Hardware Description Language“Tell me
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1