【正文】 ...................9 板載模塊接口 .......................................................................................................... 18 電源管理接口 .......................................................................................................... 23 擴展接口 .................................................................................................................. 24 第三節(jié) EDA/SOPC 系統(tǒng)板功能概述 .................................................................................... 29 EDA/SOPC 系統(tǒng)板資源 .................................................................................................... 29 EDA/SOPC 系統(tǒng)板功能 ................................................................................................... 30 EDA/SOPC 系統(tǒng)板各功能模塊說明 ............................................................................... 31 顯示及顯示控制 ......................................................................................................... 32 開關量輸入 ................................................................................................................. 36 接口控制 ...................................................................................................................... 38 控制模塊及傳感器 ..................................................................................................... 47 擴展接口 ...................................................................................................................... 49 附表一：核心板 EP2C35F484 I/O 接口對照表 ................................................................... 51 附表二： EP2C35 與開發(fā)平臺硬件資源 I/O 接口對照表 .................................................. 57 1 第一節(jié) 手冊指南 非常感謝選用本公司開 發(fā)研制的 FPGA 創(chuàng)新實驗 平臺產品。 第二節(jié)： NIOSII－ EP2C35 核心板的組成結構 以及模塊的詳細說明。... FPGA 管腳 FPGA 的管腳名稱均用 Pin－ FPGA 管腳名稱表示，如： Pin－ A19 等 。 5 核心板 各功能模塊 說明 本節(jié)將重點介紹 核心板 所有的組成模塊 和各模塊所在電路板的位置以及各模塊在系統(tǒng)中所起的作用 。 AF3 表示 AF 行 3 列的管腳 。EPCS16SI16N 器件的 型號標識與參數(shù)如表 24 所示 ： 表 24 EPCS16 器件參數(shù) 對配置芯片 EPCS4 進行編程可以通過以下兩種方法： 用其它編程電纜通過核心板上的 AS 接口將 QuartusII 編譯生成 對應配 置器件 的 .Pof 文件 進行配置編程。 AM29LV065D 由 128 個 64Kbytes 的扇區(qū)組成，每個扇區(qū)都支持在線編程。具體的芯片有關參數(shù)請讀者參照其數(shù)據手冊。 圖 29 所示為晶體與 FPGA 連接框圖；表 29 所示為晶體與 FPGA 管腳連接配置表。 四個 LED 和 FPGA 的硬件連接 如圖 211 所示，四個 LED 燈與 FPGA 的管腳連接如表 211。核心 板上使用的七段碼 LED 數(shù)碼管 是共陽極型， a～ f 和 dp 這八個 LED 均與 FPGA的 IO 引腳直接相連，其對應段名稱如圖 213 所示。系統(tǒng)板的開關電源通過 系統(tǒng)板 與核心板 連接的擴展接口為核心板供電。 ? 128 64 圖形點陣液晶屏。 ? 高速并行 ADC 和 DAC 模塊。 視頻輸入輸出和 VGA RS232 網口 音頻 CODEC SD 卡 DB25 并口 PS/2 鍵盤、 鼠標 擴展接口 30 EDA/SOPC 系統(tǒng) 板 功能 EDA/SOPC 實驗開發(fā)平臺提供了豐富的資源供學生或開發(fā)人員學習使用，資源包括接口通信、控制、 存儲、數(shù)據轉換以及人機交互顯示等幾大模塊，接口通信模塊包括 SPI 接口、 IIC 接口、 VGA 接口、 RS232 接口、網絡接口、 USB 接口、 PS2鍵盤 /鼠標接口等；存儲模塊包括 EEPROM 存儲器模塊等；數(shù)據轉換模塊包括高速并行 ADC、 DAC 以及音頻 CODE 等；人機交互顯示模塊包括 8 個按鍵、 16 個 LED發(fā)光二極管顯示、 4 4 鍵盤陣列、 128 64 圖形點陣 LCD、 8 位動態(tài) 7 段碼管、 實時時鐘等 。 10%；模塊內可自帶 10V 負壓，用于 LCD 的驅動電壓。以下所提到到核心板接口管腳號均為核心板擴展接口 JP JP JP3 所對應的管腳號。八個數(shù)碼管的段碼即 A、 B、 C、 D、 E、 F、 G、 DP段信號均連接在一起，每個數(shù)碼管的 COM端通過一個三、八譯碼器來控制。 圖 36 為按鍵開關模塊與 FPGA 的電路框圖；表 34 為按鍵開關輸入模塊接口與 FPGA 的 I/O 管腳連接配置表。表 36所示為系統(tǒng)板上串行接口模塊與 FPGA的 I/O管腳分配表。 PDIUSBD12 完全符合 版的規(guī)范 。 圖 312 NET 網絡接口與 FPGA 的電路連接框圖 42 信號名稱 FPGA I/O 名稱 核心板接口管腳號 功能 說明 NET_INT Pin_C9 JP3_18 NET_SO Pin_C10 JP3_20 NET_SI Pin_D11 JP3_22 NET_SCK Pin_C13 JP3_24 NET_CS Pin_D14 JP3_26 NET_RST Pin_M22 JP2_37 表 39 NET 網絡 模塊接口與 FPGA 管腳配置表 Audio 音頻編解碼接口 系統(tǒng)板上提供了一個標準的音頻 CODEC模塊，采用 TI 的高性能音頻 CODEC專用芯片 —— TLV320AIC23B。 表 310 所示為 Audio編解碼模塊接口 與 FPGA 的管腳分配表。 該模塊的 PHONE 輸出接入系統(tǒng)板內置的帶功放的揚聲器，通過調節(jié)模塊左下 角的電位器旋扭來改變揚聲器所發(fā)出聲音的大小。 在此之前，嵌入式系統(tǒng)開發(fā)可選的以太網控制器都是為個人計算機系統(tǒng)設計的，如 RTL801 AX88796L、 DM900 CS8900A、 LAN91C11l 等。 表 37 所示為 PS/2 模塊的接口與 FPGA的管腳分配表。同理，獲取列值也是如此，先輸出 4列為高電平，然后在輸出 4行為低電平，再讀入列值，如果其中有哪一位為低電平，那么肯定對應的那一列有按鍵按下。在系統(tǒng)板上提供了十二位的按鍵開關供用戶使用。其電路與核心板上的 LED燈基本一致。 圖 33 所示為 TFT 液晶屏與配套核心板 FPGA 的 IO 口的連接。 圖 31 系統(tǒng)板布局 圖 32 下面將對系統(tǒng)各模塊進行分類說明，在以下的說明中，系統(tǒng)板上的各組件模塊與 FPGA的連接管腳指的是核心板 NIOSIIEP1C12核心板通過核心板擴展接口與系統(tǒng)板各組件相邊接對應的 Pin I/O 管腳： 顯示及顯示控制 128*64 LCD 液晶顯示 本實驗 箱標配選用的 LCD 液晶顯示模塊為 128 64LCD 液晶，該模塊是一種圖形點陣式液晶顯示器，它由控制器 T6963C、行驅動器械、列驅動器及 128*64全點陣液晶顯示器組成，帶有背光調節(jié)。 ? 8 位動態(tài)七段碼管 LED 顯示。 ? 1 個 10M/100M 以太網卡接口。 JP JP2和 JP3 分別位于核心板的左右兩邊和上邊，分別通過間距為 的標準雙排針插座，提供了 164 個用戶自定義 IO，以滿足普通用戶的一般需要。 圖 214 七段碼 LED 數(shù)碼管 與 FPGA 連接框圖 信號名稱 對應 FPGA管腳名稱 功能 說明 Hseg_D0 Pin_T11 7segment displays “a” Hseg_D1 Pin_L17 7segment displays “b” Hseg_D2 Pin_T16 7segment displays “c” Hseg_D3 Pin_J14 7segment displays “d” Hseg_D4 Pin_V9 7segment displays “e” Hseg_D5 Pin_V11 7segment displays “f” Hseg_D6 Pin_U13 7segment displays “g” Hseg_D7 Pin_U14 7segment displays “dp” 表 213 七段碼 LED 數(shù)碼管 與 FPGA 管腳配置表 23 電源管理接口 核心板單獨使用時，僅需從 Power 電源適配器接口輸入＋ 5V 直流電壓即可（核心板的左上角處）。當然也可以作為普通的按鍵來使用。 表 210 所示為按鍵與 FPGA 管腳連接配置表。具體的芯片有關參數(shù)請讀者參照其數(shù)據手冊。在本核心板中，共 256KB 的字庫數(shù)據存貯于 Nor Flash 的 0X7C0000—0X7FFFF 處。本開發(fā)板所用的 SRAM 為 10 等級的，這就意味著Nios II CPU 可以在 32 位總線帶寬情況下，以 100MHz 的速度進行讀寫操作，數(shù)據吞吐率高達到 400Mbyets/S。 AS 接口 插座 信號定義 1 DCLK 2 GND 3 CONF_DONE 4 Vcc() 5 nCONFIG 6 nCE 7 DATAOUT 8 nCS 9 ASDI 10 GND 表 23 AS 插座信號定義 9 存儲單元 EPCS4 配置芯片 板上使用的配置芯片為 Altera 公司生產的串行主動配置芯片 EPCS4SO8N。與傳統(tǒng)的 SOP封裝相比，采用 BGA 封裝技術的 IC 具有更小體積、更加快速和有效的散熱性和更好的電性能。就資 4 源而言，它已經可以組成一個高性能的嵌入式系統(tǒng)，可以運行目前流行的 RTOS，如 uC/OS、 uClinux 等。 相關說明 核心板 本手冊中所指的核心板均為核心芯片為 EP2C35F484C8 的核心板 。整個開發(fā)系統(tǒng)由 NIOSIIEP2C35核心板 板 、 EDA/SOPC系統(tǒng)板和擴展 子 板構成，根據用戶不同的需求配置成不同的開發(fā)系統(tǒng)。 本手冊適用于 FPGA 創(chuàng)新實驗平臺 。 2 系統(tǒng)板 本手冊中所指的系 統(tǒng)板是指實驗平臺上大的整個電路板但不包括核心板 和擴展 子 板 。 圖 21 核心板 功能框圖 核心板主芯片采用 484引腳、 BGA封裝的 EP2C35 FPGA，它擁有 33216個 LE，105個 M4K 片上 RAM（共計 483840bits）， 4個高性能 PLL 以及多達 322個用戶自定義 IO。