【正文】 atix 10 產(chǎn)品家族系列有Stratix 10 GX FPGA、Stratix 10 SX 系統(tǒng)芯片、Stratix 10 TX FPGA、Stratix 10 MX FPGA。28nm StratixStratix IV GT (基于收發(fā)器) FPGA：具有530K邏輯單元(LE)和48個全雙工基于 CDR 的收發(fā)器。 Stratix IV FPGA在先進(jìn)成熟的Stratix III體系結(jié)構(gòu)基礎(chǔ)上，Stratix IV FPGA實(shí)現(xiàn)了大容量、功能豐富的高性能內(nèi)核架構(gòu)。Stratix III器件經(jīng)過設(shè)計(jì)，最低的功耗需求比Stratix II低50％，沒有熱沉或者強(qiáng)制空氣散熱帶來的可靠性風(fēng)險(xiǎn)，性能比Stratix II提高了25％，容量是Stratix II FPGA的兩倍，具有高達(dá)533MHz DDR3的高性能存儲器接口，在LVDS I/O上支持串行千兆位介質(zhì)無關(guān)接口(SGMII)。Stratix II GX FPGA是目前很多高速串行應(yīng)用中關(guān)鍵協(xié)議全面解決方案的組成。（2） Stratix II GX FPGAStratix II GX器件融合了Stratix II體系結(jié)構(gòu)，具有20個全雙工、高性能、多千兆位收發(fā)器。(CDR)(DSP)Stratix FPGA(LE)上同時實(shí)現(xiàn)了高性能體系結(jié)構(gòu)和高度集成特性。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。 開發(fā)軟件a) MAX+PLUSII：普遍認(rèn)為MAX+PLUSII曾是最優(yōu)秀的PLD開發(fā)平臺之一，適合開發(fā)早期的中小規(guī)模PLD/FPGA，現(xiàn)由Quartus II替代，不再推薦使用；b) Quartus II: Altera新一代FPGA/PLD開發(fā)軟件，適合新器件和大規(guī)模FPGA的開發(fā)，已經(jīng)取代MAX+PLUSII。FPGA能夠提供TriMatrixQDRII SRAM。在 Stratix FPGA 高性能體系結(jié)構(gòu)特性基礎(chǔ)上，Stratix GX FPGA、90nm、SRAM工藝，具有15,600至179,400個等價(jià)邏輯單元(LE)，9Mbits片內(nèi)RAM，1,170個用戶I/O引腳，高度優(yōu)化的數(shù)字信號處理(DSP)模塊中具有384個(18x18)嵌入式乘法器。對此，收發(fā)器包括了一些特性以確保如此高的速率下的信號完整性，同時保持了低功耗。FPGA中創(chuàng)新的自適應(yīng)邏輯模塊(ALM)邏輯結(jié)構(gòu)，使用TSMC的90nm低k絕緣工藝技術(shù)，經(jīng)過優(yōu)化提高了性能，控制了電流泄漏?？删幊坦募夹g(shù)使Stratix III邏輯架構(gòu)能夠在邏輯陣列模塊 (LAB) 級進(jìn)行編程，根據(jù)設(shè)計(jì)需求提供高速或者低功耗邏輯。Stratix174。Stratix III和Stratix IV E；c) 帶有收發(fā)器的Stratix V GT FPGA：集成了4個28Gbps收發(fā)器，32個全雙工、以及高達(dá)800 MHz的4 x72位DIMM DDR3存儲器接口，適用于需要超寬帶和超高性能的應(yīng)用，例如，40G/100G/400G應(yīng)用；d) Stratix V E FPGA：具有950K LE、52 Mb RAM、704個18位 x 18位高性能精度可調(diào)乘法器和840個I/O，適用于ASIC原型開發(fā)。Arria FPGA系列提供豐富的存儲器、邏輯和數(shù)字信號處理(DSP)模塊資源，可集成更多的功能并提高系統(tǒng)帶寬。它包括自適應(yīng)邏輯模塊(ALM)、數(shù)字信號處理(DSP)模塊和嵌入式RAM，以及硬核PCI Express174。 Arria V FPGAArria V FPGA可為遠(yuǎn)程射頻單元、10G/40G線路卡以及廣播演播設(shè)備等中端應(yīng)用實(shí)現(xiàn)單位帶寬最低功耗。 Arria 10 FPGAArria 10設(shè)備具有業(yè)界唯一的硬核浮點(diǎn)數(shù)字信號處理 (DSP) 模塊，速率高達(dá)每秒 TeraCyclone FPGA綜合考慮了邏輯、存儲器、鎖相環(huán)(PLL)和高級I/O接口，采用新的串行配置器件的低成本配置方案，其嵌入式存儲器資源支持多種存儲器應(yīng)用和數(shù)字信號處理(DSP)實(shí)現(xiàn)，專用外部存儲器接口電路支持與DDR FCRAM和SDRAM器件以及SDR SDRAM存儲器的連接，同時支持串行總線和網(wǎng)絡(luò)接口以及多種通信協(xié)議，片內(nèi)和片外系統(tǒng)時序管理使用嵌入式PLL，支持單端I/O標(biāo)準(zhǔn)和差分I/O技術(shù)，LVDS信號數(shù)據(jù)速率高達(dá)640Mbps，是Altera最成功的器件之一。該系列設(shè)立了功耗標(biāo)準(zhǔn)，采用臺積電(TSMC)的低功耗(LP)工藝技術(shù)進(jìn)行制造，實(shí)現(xiàn)了靜態(tài)功耗不到1/4W。Cyclone IV系列采用經(jīng)過優(yōu)化的低功耗工藝，提供150,000個邏輯單元(LE)，總功耗降低了30％，適合低成本、小外形封裝，同時滿足越來越大的帶寬需求并降低了成本。該系列只需要兩路電源供電，簡化了電源分配網(wǎng)絡(luò)，降低了電路板成本，減小了電路板面積，縮短了設(shè)計(jì)時間。PCISIG兼容收發(fā)器型號支持多種串行協(xié)議。 Cyclone 10 FPGA與前幾代 Cyclone FPGA 相比，Cyclone 10系列可節(jié)省更多的成本和功耗。（2） Cyclone 10 LP FPGACyclone 10 LP FPGA基于節(jié)能的60nm工藝，并提供了一系列 IP塊（如 I2C、串行外設(shè)接口 (SPI)、UART 和并行 I/O 模塊）和支持超過500個I/O的封裝，與前代產(chǎn)品相比，最新一代的設(shè)備可將核心靜態(tài)功耗降低多達(dá) 50%，因此該產(chǎn)品非常適合需要更低靜態(tài)功耗的成本敏感型應(yīng)用。II軟核嵌入式處理器支持、數(shù)字信號處理(DSP)模塊和軟核DDR3存儲控制器等。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。：I/O 優(yōu)化l 適用于 I/O 數(shù)量和功能重要性高于邏輯密度的應(yīng)用；l AN系列還帶有內(nèi)部配置FLASH。其關(guān)鍵特性如下表：表4. Spartan6 FPGA關(guān)鍵特性價(jià)值關(guān)鍵特性可編程的系統(tǒng)集成I/O 連接的高引腳數(shù)與邏輯之比；超過 40 個 I/O 標(biāo)準(zhǔn)可簡化系統(tǒng)設(shè)計(jì)；具有集成型端點(diǎn)模塊的 PCI Express。安全性與高性能a) 獨(dú)特的 Device DNA 序列號（57位），有助于防止設(shè)計(jì)克隆、未授權(quán)過度構(gòu)建和反向工程；b) 用以提供 IP 的安全機(jī)制；c) 可定制算法，能夠?qū)崿F(xiàn)安全性以及故障響應(yīng)。Spartan6 FPGA 系列是 Xilinx 推出的最新一代汽車級器件，基于商用 Spartan6 FPGA 系列。其競爭優(yōu)勢如下：表6. XA Spartan6 FPGA關(guān)鍵特性價(jià)值關(guān)鍵特性風(fēng)險(xiǎn)、性能與集成度的均衡a) 邏輯單元多達(dá)75,000個b) 集成BOM 成本削減用于集成離散模擬及監(jiān)控電路的 XADC 與 SYSMON；針對系統(tǒng) I/O 擴(kuò)展進(jìn)行了成本優(yōu)化。 Virtex4 FPGAVirtex4 FPGA可提供20萬邏輯單元和500MHz性能，采用深亞微米設(shè)計(jì)技術(shù)、集成硬IP模塊以及三次氧化90nm工藝技術(shù)，使得成本和功耗降低50%。RAM系列還支持多級邏輯路徑的臨界頻率，從而能夠支持特定終端市場最嚴(yán)格的應(yīng)用：a) 491Virtex7 器件支持 400G 橋接和交換結(jié)構(gòu)有線通信系統(tǒng)，這是全球有線基礎(chǔ)設(shè)施的核心，也支持高級雷達(dá)系統(tǒng)和高性能計(jì)算機(jī)系統(tǒng)，能夠滿足單芯片 TeraMACC 信號處理能力的要求以及新一代測試測量設(shè)備的邏輯密度、性能和 I/O 帶寬要求。解決方案。一半的價(jià)格實(shí)現(xiàn)了與其相當(dāng)?shù)男阅?。?yōu)化這樣，Kintex7Spartan6這對滿足低成本低功耗的大批量市場需求而言至關(guān)重要。I/OFPGA和時鐘技術(shù)等。(LUT)系列器件的Virtex6器件具有相同的數(shù)據(jù)、控制和時鐘輸入；c) 時鐘結(jié)構(gòu)包括時鐘生成接口采用邏輯與有關(guān)Mb/sx夠支持預(yù)加法器、乘法累加引擎Virtex6收發(fā)器可支持更高速率，但保留了與(XADC)256中EasyPathVirtex7 開發(fā)環(huán)境ISPLEVER是Lattice公司的一個完整的FPGA和CPLD設(shè)計(jì)軟件，用于設(shè)計(jì)輸入、項(xiàng)目管理、IP集成、器件映射、布局和布線以及系統(tǒng)邏輯分析等。 ECP5/ECP5GECP5/ECP5G FPGA基于10mm*10mm封裝技術(shù)， Gbps SERDES ECP5，（5 Gbps ECP5G）和85K LUTS，包含4個SERDES， W，該產(chǎn)品支持多種5G協(xié)議，、CPRI和JESD204B可在各類應(yīng)用中實(shí)現(xiàn)到ASIC和ASSP的無縫互連。該系列擁有高達(dá)271個I/O，支持LVCMOS、LVTTL、PCI、LVDS、BusLVDS、LVPECL、RSDS，是各類需要通用I/O擴(kuò)展、接口橋接和上電管理功能的應(yīng)用的理想選擇。sysCLOCKTM 2000和ispMACH 4A器件的架構(gòu)，提供低功耗的SuperFAST? CPLD解決方案。加之反熔絲PLD抗輻射、耐高低溫、功耗低、速度快，因此Actel FPGA占據(jù)了美國90%以上航天航空的FPGA市場。直到2002年，其創(chuàng)新的基于Flash架構(gòu)FPGA的出現(xiàn)，使得Actel逐漸走向了民用市場并被大家所認(rèn)知。 ProASIC3 L FPGA相比前一代ProASIC3 FPGA，ProASIC3L FGPA系列的動態(tài)和靜態(tài)功耗降低達(dá)40%和90%，而相比SRAM競爭產(chǎn)品更降低幾個數(shù)量級，可在350MHz的工作頻率下大幅降低功耗。同時與最接近的低功耗競爭產(chǎn)品相比，Actel的 IGLOO器件可延長電池壽命達(dá)10倍。25。IGLOO nano器件在低功耗和小面積(3mm*3mm)的基礎(chǔ)上保持了靈活性，是ASIC和ASSP的極佳替代產(chǎn)品。 IGLOO系列基于Actel的非易失性Flash技術(shù)及單芯片 ProASIC3/E FPGA架構(gòu)的IGLOO系列器件采用Flash*Freeze技術(shù)，該技術(shù)能夠輕易地進(jìn)入和退出超低功耗模式，通過I/O和時鐘管理簡化功率管理，即無需添加額外的部件即可關(guān)斷I/O或時鐘，同時卻可保存設(shè)計(jì)的信息、SRAM內(nèi)容和寄存器狀態(tài)，如：I/O能夠在Flash*Freeze模式中維持配置的狀態(tài)，進(jìn)入和退出Flash*Freeze模式所需的時間少于1s。 ProASIC系列ProASIC是Actel第一款Flash架構(gòu)的FPGA，具有CPLD的單芯片特點(diǎn)但超越了CPLD的低功耗和大容量特性而贏得了開發(fā)工程師的好評，越來越多的人使用Flash架構(gòu)的FPGA去替換原有的CPLD和SRAM的FPGA。ALTERA、Xilinx(賽林思)和Lattice都是采用SRAM結(jié)構(gòu)，掉電后數(shù)據(jù)易丟失，所以需要一塊配置芯片，而Actel無須配置。C 結(jié)溫（Tj），具備全局布線區(qū)和輸出布線區(qū)，提供卓越的初次燒寫、時序可預(yù)測性、布線、引腳輸出保持和密度遷移等特性。Power Guar功能通過選擇禁用未使用的輸入引腳將系統(tǒng)電流降低至10μA，每個引腳都能上拉、下拉或總線保持狀態(tài)，降低系統(tǒng)功耗。 MachXO2 FPGAMachXO2 FPGA內(nèi)置硬件加速邏輯和高達(dá)6864 LUT4，含有高達(dá)256 Kbit的用戶閃存和240 Kbit sysMEMTM嵌入式塊RAM，同時334個可熱插拔的IO，可防止額外漏電。 ICE40 LP/HX/LMICE40 LP/HX/LM mm * mm * mm～ mm引腳間距BGA封裝技術(shù)，含有7680個可編程邏輯單元和128 Kbit嵌入式RAM，器件功耗低至25 181。 ECP系列 Lattice ECP2/MLatticeECP2/M系列具有601個I/O、95K的LUTS，支持高達(dá)840Mbps的LVDS I/O、533Mbps的DDR1/，集成了4～ ，重新定義了低成本FPGA，在更低的成本下?lián)碛懈嘧罴训腇PGA特性。IPFPGAExpressPCIAESVirtex和Spartan6DSPaccumulate個脈動元件存儲器接口速度提供了支持；e) DSP7之間的接口、逐比特校正和控制基本保持不變。技術(shù)的(MMCM))設(shè)計(jì))。RAM(6LUT)、控制邏輯、啟用功能以及輸出。幾乎相當(dāng)于ASMBL?BGA系列含有雙通道250MSPS*12Bit高速高精度ADC，一路175MSPS*12Bit高速高精度DAC，滿足多種數(shù)據(jù)采集需求；支持PCI相比，性能提高了這種市場調(diào)節(jié)型資源配合成本優(yōu)化型封裝使所有產(chǎn)品，確保以最低成本打造出理想的特性集。首先，賽靈思采用其柱狀FPGA Kintex系列Kintex7系列為MHz，針對有線應(yīng)用a) Virtex6 LXT FPGA：具有高級串行連接功能的高性能邏輯；b) Virtex6 SXT FPGA：具有高級串行連接功能的最強(qiáng)信號處理功能；c) Virtex6 HXT FPGA：具有串行連接功能的最高帶寬。 Virtex5 FPGAVirtex5 系列結(jié)合了65nm三柵極氧化層、11層銅布線的加速設(shè)計(jì)生產(chǎn)力由 Vivado174。這些器件包含該系列擴(kuò)展了汽車I級（Tj = 40176。全面支持汽車要求a) 擴(kuò)展了溫度范圍的 XA FPGA，有汽車 I 級（Tj = 40