【正文】 atix 10 FPGA 和系統(tǒng)芯片的可編程性和靈活性與 3D 堆疊高帶寬內(nèi)存 2 (HBM2) 融合在一起，支持 Htile 收發(fā)器和 Etile 收發(fā)器。 Arria系列Arria系列作為中端系列，適用于對(duì)成本和功耗敏感的收發(fā)器以及嵌入式應(yīng)用。Arria FPGA系列提供豐富的存儲(chǔ)器、邏輯和數(shù)字信號(hào)處理(DSP)模塊資源，可集成更多的功能并提高系統(tǒng)帶寬。而且Arria V器件系列的SoC FPGA還具有基于ARM的硬核處理器系統(tǒng)(HPS)，進(jìn)一步提高了集成度，降低了功耗。表2列出了Arria的各個(gè)器件。表2. Arria器件系列Arria系列Arria GXArria II GXArria II GZArria V GX,GT,SXArria V GZArria 10 GX,GT,SX推出年份200720092010201120122013工藝技術(shù)90nm40nm40nm28nm28nm20nm Arria GX FPGAArria GX FPGA含有Altera的第四代收發(fā)器，是Altera帶有收發(fā)器的中端FPGA系列，可利用它來(lái)連接支持PCI Express、千兆以太網(wǎng)、Serial Rapid IO、SDI等協(xié)議的現(xiàn)有模塊和器件。Arria GX收發(fā)器基于最初為Stratix II GX FPGA系列而成功開發(fā)，所有系列均采用90nm工藝技術(shù)生產(chǎn)，使用相同的物理介質(zhì)附加(PMA)電路。Arria GX還含有Stratix II GX FPGA物理編碼子層(PCS)的子集。結(jié)合倒裝焊封裝，這些特性在低成本收發(fā)器FPGA中可確保設(shè)計(jì)具有優(yōu)異的信號(hào)完整性。 Arria II FPGAArria II FPGA基于全功能40nm FPGA架構(gòu)，靜態(tài)功耗比競(jìng)爭(zhēng)產(chǎn)品低50％。它包括自適應(yīng)邏輯模塊(ALM)、數(shù)字信號(hào)處理(DSP)模塊和嵌入式RAM，以及硬核PCI Express174。 IP。相比其他的6G收發(fā)器FPGA系列，Arria II FPGA實(shí)用性更強(qiáng)，可更迅速地完成工程設(shè)計(jì)。該器件系列有兩個(gè)型號(hào)：a) Arria II GX FPGA：現(xiàn)在發(fā)售的Arria II GX FPGA有速度最快的收發(fā)器、LVDS和存儲(chǔ)器，以最低的成本和功耗實(shí)現(xiàn)了豐富的功能。，非常適合專業(yè)攝像機(jī)的輸出處理等多種應(yīng)用。b) Arria II GZ FPGA：Arria II GZ FPGA是新型號(hào)，具有Arria II GX FPGA的成本和功耗優(yōu)勢(shì)，進(jìn)一步拓展了器件的功能，適合寬帶應(yīng)用。，密度更大，存儲(chǔ)器更多，數(shù)字信號(hào)處理(DSP)功能更強(qiáng)。Arria II FPGA支持縱向移植，因此，用戶可以先采用一個(gè)器件開始設(shè)計(jì)，以后需要的時(shí)候，將設(shè)計(jì)轉(zhuǎn)換到密度不同的器件上。 Arria V FPGAArria V FPGA可為遠(yuǎn)程射頻單元、10G/40G線路卡以及廣播演播設(shè)備等中端應(yīng)用實(shí)現(xiàn)單位帶寬最低功耗。Arria V GX和GT FPGA使用了28 nm低功耗工藝實(shí)現(xiàn)了最低靜態(tài)功耗，設(shè)計(jì)了具有硬核IP的優(yōu)異架構(gòu)從而降低了動(dòng)態(tài)功耗。在10G數(shù)據(jù)速率，Arria V GZ FPGA每通道功耗不到180mW；，每通道功耗不到200mW；Arria V GZ FPGA的3L速率等級(jí)器件進(jìn)一步降低了靜態(tài)功耗。與前一代中端FPGA相比，Arria V器件的平均功耗降低了40%。ArriaV SoC FPGA在一個(gè)基于ARM的用戶可定制芯片系統(tǒng)(SoC)中集成了分立處理器、FPGA和數(shù)字信號(hào)處理(DSP)功能。SoC FPGA使用寬帶互聯(lián)干線鏈接，在FPGA架構(gòu)中集成了HPS(包括處理器、外設(shè)和存儲(chǔ)器控制器)，降低了系統(tǒng)功耗和成本，減小了電路板面積，提高了系統(tǒng)性能。HPS與Altera的28nm低功耗FPGA架構(gòu)相結(jié)合，實(shí)現(xiàn)了應(yīng)用類ARM處理器的性能，它還具備了Arria V FPGA靈活的數(shù)字信號(hào)處理(DSP)功能，同時(shí)可實(shí)現(xiàn)硬核知識(shí)產(chǎn)權(quán)(IP)的性能、低功耗特性以及可編程邏輯的靈活性。 Arria 10 FPGAArria 10設(shè)備具有業(yè)界唯一的硬核浮點(diǎn)數(shù)字信號(hào)處理 (DSP) 模塊，速率高達(dá)每秒 Tera次浮點(diǎn)運(yùn)算 (TFLOPS)，實(shí)現(xiàn)了新的DSP性能水平；此外，Arria 10系列提供可編程邏輯行業(yè)僅有的20 nm基于ARM的SoC， GHz的時(shí)鐘速度，相比競(jìng)爭(zhēng)FPGA 和SoC可提供高出一個(gè)速度等級(jí)的內(nèi)核性能和高達(dá)20%的最高頻率優(yōu)勢(shì)。與前一代中端 FPGA 相比，英特爾的Arria 10 FPGA和SoC性能提高了60%，功耗降低了40%，而與前一代高端FPGA相比，性能提高了15%，功耗降低了60%。目前Arria 10器件系列型號(hào)主要包括：Arria 10 GT、GX、SX FPGA。a) Arria 10 GT：支持78個(gè)全雙工收發(fā)器，數(shù)據(jù)速率高達(dá) 芯片至芯片，還有 1,150K等價(jià)LE；b) Arria 10 GX：支持 96 個(gè)全雙工收發(fā)器， 芯片至芯片，背板達(dá)到 ，還有 1,150K 等價(jià)LE；c) Arria 10 SX：SoC 支持雙核 ARM CortexA9 HPS，48個(gè)全雙工收發(fā)器，數(shù)據(jù)速率高達(dá) ，背板達(dá)到 ，還有660K等價(jià)LE。 Cyclone系列Cyclone系列作為低端系列，可滿足客戶對(duì)低功耗、低成本設(shè)計(jì)的需求。每一代 Cyclone FPGA在提供集成度和性能的前提下，降低功耗，并滿足低成本要求，表3出了Cyclone的各個(gè)器件。表3. Cyclone器件系列Cyclone 系列Cyclone Cyclone IICyclone IIICyclone IVCyclone V Cyclone 10推出年份200220042007200920112017工藝技術(shù)13um90nm是否建議新設(shè)計(jì)使用否否是是是是 Cyclone FPGACyclone13um FPGA作為Altera中等規(guī)模FPGA， SRAM而開發(fā)，與Stratix結(jié)構(gòu)類似，是大容量、高密度、低成本的最佳解決方案，適合作為中低端應(yīng)用的通用FPGA。Cyclone FPGA綜合考慮了邏輯、存儲(chǔ)器、鎖相環(huán)(PLL)和高級(jí)I/O接口，采用新的串行配置器件的低成本配置方案，其嵌入式存儲(chǔ)器資源支持多種存儲(chǔ)器應(yīng)用和數(shù)字信號(hào)處理(DSP)實(shí)現(xiàn)，專用外部存儲(chǔ)器接口電路支持與DDR FCRAM和SDRAM器件以及SDR SDRAM存儲(chǔ)器的連接，同時(shí)支持串行總線和網(wǎng)絡(luò)接口以及多種通信協(xié)議，片內(nèi)和片外系統(tǒng)時(shí)序管理使用嵌入式PLL，支持單端I/O標(biāo)準(zhǔn)和差分I/O技術(shù)，LVDS信號(hào)數(shù)據(jù)速率高達(dá)640Mbps，是Altera最成功的器件之一。 Cyclone II FPGA在Altera大獲成功的第一代Cyclone器件系列基礎(chǔ)上，CycloneIIFPGA從根本上針對(duì)低成本進(jìn)行設(shè)計(jì)，為成本敏感的大批量應(yīng)用提供用戶定制特性，采用90nm工藝，以低于ASIC的成本實(shí)現(xiàn)了高性能和低功耗。Cyclone II作為Cyclone FPGA的下一代產(chǎn)品，其密度分布范圍廣，含有豐富的存儲(chǔ)器和嵌入式乘法器，并提供多種封裝選擇。同時(shí)支持低成本應(yīng)用中常見(jiàn)的各種外部存儲(chǔ)器接口和I/O協(xié)議。 Cyclone III FPGACycloneIII FPGA系列采用全層銅、低k、 SRAM工藝設(shè)計(jì)，在TSMC非常成功的90nm工藝技術(shù)上使用300mm圓晶片開發(fā)，優(yōu)化實(shí)現(xiàn)了最小管芯體積。該系列設(shè)立了功耗標(biāo)準(zhǔn)，采用臺(tái)積電(TSMC)的低功耗(LP)工藝技術(shù)進(jìn)行制造，實(shí)現(xiàn)了靜態(tài)功耗不到1/4W。 這一FPGA系列主要包括：a) Cyclone III：是功耗最低、成本最低的高性能FPGA，含有120K垂直排列的邏輯單元(LE)、以9Kbit (M9K)模塊排列的4Mbits嵌入式存儲(chǔ)器和200個(gè)18x18嵌入式乘法器；；b) Cyclone III LS：是安全特性、功耗最低的FPGA，在布局上提供豐富的存儲(chǔ)器和乘法器資源，包括200K邏輯單元、。該系列在硬件、軟件和知識(shí)產(chǎn)權(quán)(IP)層面上率先實(shí)現(xiàn)了一系列安全特性，可保證用戶IP不被篡改、逆向剖析和克隆。而且通過(guò)設(shè)計(jì)分離特性，用戶可在一個(gè)芯片中實(shí)現(xiàn)冗余功能，從而減小了實(shí)際應(yīng)用的體積、重量和功耗。以上體系結(jié)構(gòu)都含有非常高效的互聯(lián)和低偏移時(shí)鐘網(wǎng)絡(luò)，在時(shí)鐘邏輯結(jié)構(gòu)和數(shù)據(jù)信號(hào)之間提供互聯(lián)。邏輯和走線內(nèi)核架構(gòu)周圍是I/O單元(IOE)和鎖相環(huán)(PLL) 。 Cyclone IV FPGAAltera CycloneIV FPGA拓展了Cyclone FPGA系列的領(lǐng)先優(yōu)勢(shì)，為市場(chǎng)提供成本最低、功耗最低并具有收發(fā)器的FPGA。Cyclone IV系列采用經(jīng)過(guò)優(yōu)化的低功耗工藝，提供150,000個(gè)邏輯單元(LE)，總功耗降低了30％，適合低成本、小外形封裝，同時(shí)滿足越來(lái)越大的帶寬需求并降低了成本。該系列包括：a) Cyclone IV GX FPGA：體系結(jié)構(gòu)包括150K垂直排列的邏輯單元(LE)、以9Kbit (M9K) Mbits嵌入式存儲(chǔ)器，以及360個(gè)18x18嵌入式乘法器。在Cyclone系列中，Cyclone IV GX ；b) Cyclone IV E FPGA：適用于多種通用邏輯應(yīng)用，體系結(jié)構(gòu)包括115K垂直排列的LE、以9Kbit (M9K)模塊形式排列的4Mbits嵌入式存儲(chǔ)器，以及266個(gè)18x18嵌入式乘法器。邏輯和走線內(nèi)核架構(gòu)周圍是I/O單元(IOE)和鎖相環(huán)(PLL)，GX和E型號(hào)有4個(gè)通用PLL，位于管芯的每個(gè)角上。Cyclone IV GX FPGA在管芯頂部、底部和右側(cè)排列了I/O單元，而Cyclone IV E FPGA在管芯四邊都有I/O。Cyclone IV GX管芯左側(cè)是8個(gè)收發(fā)器，排列在兩個(gè)塊中，每個(gè)塊含有4個(gè)收發(fā)器。每個(gè)收發(fā)器塊的頂部和底部是多用途PLL (MPLL)，可以供收發(fā)器使用，也可以由FPGA架構(gòu)使用。Cyclone IV FPGA可有效的降低系統(tǒng)成本。該系列只需要兩路電源供電，簡(jiǎn)化了電源分配網(wǎng)絡(luò)，降低了電路板成本，減小了電路板面積，縮短了設(shè)計(jì)時(shí)間。對(duì)于Cyclone IV GX FPGA，在前沿的低功耗Cyclone IV FPGA體系結(jié)構(gòu)中引入集成收發(fā)器，簡(jiǎn)化了電路板設(shè)計(jì)和集成，進(jìn)一步降低了成本，而且靈活的收發(fā)器時(shí)鐘體系結(jié)構(gòu)可實(shí)現(xiàn)收發(fā)器所有可用資源的利用。利用Cyclone IV GX FPGA的靈活性和高度集成特性，可以設(shè)計(jì)出體積更小、成本更低的器件，進(jìn)而降低系統(tǒng)總成本。Cyclone IV E FPGA可有效降低功耗。該系列采用經(jīng)過(guò)優(yōu)化的60nm低功耗工藝，拓展了前一代Cyclone III FPGA的低功耗優(yōu)勢(shì)。最新一代器件降低了內(nèi)核電壓，與前一代產(chǎn)品相比總功耗降低了25％。采用Cyclone IV GX收發(fā)器FPGA， Express至千兆以太網(wǎng)橋接應(yīng)用。Cyclone IV GX FPGA采用了Altera成熟的GX收發(fā)器技術(shù)，具有出眾的抖動(dòng)性能和優(yōu)異的信號(hào)完整性。PCISIG兼容收發(fā)器型號(hào)支持多種串行協(xié)議。Cyclone IV GX FPGA為根端口和端點(diǎn)配置的PCI Express xx2和x4提供唯一的硬核知識(shí)產(chǎn)權(quán)(IP)模塊。 Cyclone V FPGACyclone V FPGA系列采用TSMC的28nm低功耗工藝以及小尺寸封裝選項(xiàng)(如 11x11 mm2)，與前幾代產(chǎn)品相比，總功耗降低了40%，靜態(tài)功耗降低了30%，其性能水平使得該器件系列成為大批量應(yīng)用優(yōu)勢(shì)的理想選擇。Cyclone V FPGA提供低功耗的串行收發(fā)器，每通道在5Gbps時(shí)功耗只有88mW，處理性能高達(dá)4000MIPS，此外它具有高效的邏輯集成功能以及基于 ARM的硬核處理器系統(tǒng) (HPS)的SoC FPGA 型號(hào)。內(nèi)核 FPGA 架構(gòu)中精度可調(diào)數(shù)字信號(hào)處理 (DSP) 模塊、多端口存儲(chǔ)器控制器和多功能PCI Express Gen2 增強(qiáng) IP 等豐富的硬核知識(shí)產(chǎn)權(quán) (IP) 模塊可實(shí)現(xiàn)更低的系統(tǒng)總成本并在更短的設(shè)計(jì)時(shí)間完成更多的工作。作為一種可以馬上使用的功能，這些硬核 IP 模塊簡(jiǎn)化了開發(fā)過(guò)程，進(jìn)一步降低了功耗，在增強(qiáng)存儲(chǔ)器控制器方面，相對(duì)于軟核邏輯占用了更少的電路板空間，而且節(jié)省了很多的邏輯資源，從而用于實(shí)現(xiàn)獨(dú)特的功能，進(jìn)而突出產(chǎn)品優(yōu)勢(shì)。 Cyclone 10 FPGA與前幾代 Cyclone FPGA 相比，Cyclone 10系列可節(jié)省更多的成本和功耗。該系列主要包括：Cyclone 10 GX FPGA、Cyclone 10 LP FPGA。通過(guò)基于 收發(fā)器的功能、 LVDS和最高72位寬1,866 Mbps DDR3 SDRAM 接口，Cyclone 10 GX FPGA 可為用戶提供高帶寬。Cyclone 10 LP 設(shè)備提供低靜態(tài)功耗、成本優(yōu)化的功能。（1） Cyclone 10 GX FPGACyclone10 GX FPGA是基于高性能20nm工藝構(gòu)建的首款低成本器件，可針對(duì)成本敏感型應(yīng)用發(fā)揮其性能優(yōu)勢(shì)。，具有高性能1,866Mbps 外部存儲(chǔ)器接口、 LVDS I/O以及符合IEEE754的硬核浮點(diǎn)DSP模塊。因此Cyclone 10 GX FPGA 非常適合需要增加核心級(jí)別和 I/O 性能級(jí)別的各類應(yīng)用，因?yàn)閷?duì)可伸縮處理和加速的需求會(huì)增加系統(tǒng)要求。（2） Cyclone 10 LP FPGACyclone 10 LP FPGA基于節(jié)