最新ls電子時(shí)鐘設(shè)計(jì)(完整版)
【正文】 次清零。這樣就構(gòu)成了一個(gè)級(jí)聯(lián)而形成的60進(jìn)制帶進(jìn)位與清零的加法計(jì)數(shù)器。74LS161 為可預(yù)置的4 位二進(jìn)制同步計(jì)數(shù)器,它可以靈活的運(yùn)用在各種數(shù)字電路，以及單片機(jī)系統(tǒng)種實(shí)現(xiàn)分頻器等很多重要的功能其管腳圖如下： 74LS16174LS161 的清除端是異步的。當(dāng)計(jì)數(shù)溢出時(shí)，進(jìn)位輸出端（RCO）輸出一個(gè)高電平脈沖，其寬度為QA 的高電平部分。故需要對(duì)清零進(jìn)行一定的改進(jìn)，使不可靠清零變成可靠清零。BCA 單級(jí)計(jì)數(shù)器 按照每位的進(jìn)位/清零要求，把留個(gè)計(jì)數(shù)器進(jìn)行級(jí)聯(lián)： 計(jì)數(shù)器的級(jí)聯(lián) 每一級(jí)計(jì)數(shù)器的QA－QD為計(jì)數(shù)結(jié)果輸出端，使用顯示譯碼器DCD_HEX連接其輸出端，可以顯示當(dāng)位的計(jì)數(shù)狀態(tài)。至此，我的思路已經(jīng)非常清晰。16。在本次課程設(shè)計(jì)中，我發(fā)現(xiàn)了很多問(wèn)題，雖然上學(xué)期也做過(guò)這樣的課程設(shè)計(jì)，但是這次設(shè)計(jì)讓我有了很大的長(zhǎng)進(jìn)。 譯碼器連接 整體電路連接第4部分 整體電路圖的仿真測(cè)試及性能檢測(cè)（仿真） ，運(yùn)行電路，開始測(cè)試。把AD接地（低電平）后，當(dāng)置入控制器LOAD 為低電平時(shí)，在CLOCK上升沿作用下，輸出端QA－QD 會(huì)與數(shù)據(jù)輸入端A－D 相一致。 74LS161功能表 顯示計(jì)數(shù)結(jié)果需要用到顯示譯碼器DCD_HEX 兩個(gè)正在工作的顯示譯碼器DCD_HEX 本設(shè)計(jì)需要用到非門（7405N）和與非門（7400N） 非門（7405N）和與非門（7400N）第3部分 電路設(shè)計(jì) AD置位端接地（置零），ENT和ENP以及CLR接VCC(置1），CLK接時(shí)鐘輸入的負(fù)極（因?yàn)槭堑碗娖接行В┌凑請(qǐng)D示方法接線。74LS161的預(yù)置是同步的。 小時(shí)位和分位、秒位不同，它是以10進(jìn)制來(lái)顯示24進(jìn)制數(shù)，所以清零與計(jì)數(shù)的方式要有所改變。將輸出顯示要使用顯示譯碼器/
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1